与标准低压降稳压器 (LDO) 产品线中所具有的输出电流能力相比，一些应用需要一个更大的输出电流能力。此类应用的一个实例是要求 9V 输出的电路，其要能够在 10.5V 到 12V 的输入电压范围内提供 1A 的电流。要找到一个能够满足这些要求的稳压器存在诸多困难。多数通用的线性稳压器可以满足输入电压范围的要求，但压降规范却难以得到满足。其他一些低压降解决方案也许拥有一个限定的输入或者输出电压范围，这一限定的范围又限制了其在此类应用中的使用。通过使用一个外部 PNP 晶体管，一些稳压器则可用于满足这些输入和输出电压范围要求。例如，尽管 TPS71501 输出电流仅为 50mA，但是使用一个外部 PNP 晶体管则可以将该输出电流能力提高至 1A，如图 1 所示。
图 1 TPS71501 的输出电流升压和使能电路
在图 1 中，电阻器 R3 和 R4 如在一个非电流升压设计中那样设置输出电压，而电阻器 R1 和晶体管 Q1 则提高了输出电流能力。电阻器 R2 和晶体管 Q2 及 Q3 共同实施了一个输出使能/禁止特性。C2 应该为一个钽电容器；在添加串联电阻器以获得等效串联电阻值时 (ESR)，也可以使用陶瓷电容器。由于较差的瞬态响应以及稳定性问题，图 1 中的电路并不适合 9V 以下的输出电压。
Q1 的基极电流（以及生成 R1 上 VBE 电压的电流）必须通过 TPS71501 至输出。本设计的总压降电压可通过将晶体管 Q1 的 VBE 电压与 TPS71501 的压降电压相加来计算得出。需要注意的是，本电路中 LDO 的压降电压取决于流经 IC 的电流，而非取决于为负载提供的总输出电流。对本设计而言，TPS71501 的输出电流可以以方程式 (1) 的形式表示出来：
为了最小化压降电压，流经 LDO 稳压器的电流应尽可能的小。方程式 (1) 显示：增加 R1 值并为 Q1 选择一个高 Beta 晶体管就可以减少 LDO 电流，从而降低压降电压。由于 Q1 的 VBE 电压大约为 0.7V，增加 R1 至 10KΩ 以上只减少了一点点稳压器电流。通过 TPS71501 减少电流最重要的参数是晶体管 Q1 的Beta。由于 Beta 的值取决于 Q1 的 VCE，因此被选取的晶体管应具有一个低饱和电压，以及理想压降电压时的高 Beta 值。Zetex ZXT2M322 晶体管可以在一个小封装中提供很好的性能，因而使其成为这种应用情况下的理想选择。如果在本设计中使用了不同的 Q1 晶体管，那么应该对整个负载范围内的输出稳定性进行重新评估。
一旦通过 LDO 的电流为已知项，那么设计人员就可以计算出 LDO 的压降。TPS71501 在 50mA 时拥有一个 750mV 最大额定压降电压。由于在压降中这种 I/V 特性为线性的，因此导通器件的等效导通电阻可以通过额定压降电压除以规定的输出电流计算得出。对于 TPS71501 而言，该电阻大约为15Ω。低电流情况下的压降可以通过输出电流乘以导通器件 15Ω 的导通电阻计算得出。
假设 Q2 的电压可以忽略不计，那么整个设计的压降电压可以由 TPS71501 的压降加上 Q1 的 VBE 电压计算得出。晶体管的 VBE 电压通常为 0.7V 左右。但是，该电压具有一个 -2.2mV/°C 的温度系数，因此在冷温时 VBE 电压会增高。所要求的 VBE-on 电压同样会随着负载电流而增高。当选择 Q1 用于最低压降时，晶体管产品说明书中的特性曲线表明了 VBE-on 电压与集电器电流的对应关系，应对其进行检查以选择理想负载电流下最低 VBE 电压的晶体管。
由于许多应用均要求具有使 LDO 输出开启和关闭的能力，因此晶体管 Q2 和 Q3 被添加到本设计中。当图 1 所示的使能信号较低时，晶体管 Q3 处于关闭状态，Q2 栅极被拉高。这样就关闭了 Q2，极大地减少了静态电流并关闭了 LDO 输出。当使能信号为高时，Q2 栅极被拉低，其将晶体管 Q2 开启。如果存在一个漏极开路输出，那么晶体管 Q3 就可以被忽略。根据不同的输入电压和 R2 值，该使能电路在运行期间可使静态电流增加。但是，由于忽略了使能电路，图 1 所示的 1A 解决方案的静态电流通常仅为 17.2 μA。