FPGA设计流程指南 – Verilog HDL设计 Verilog HDL设计基于将来设计转向ASIC的方便，本部门的设计统一采用Verilog HDL，但针对混合设计和混合仿真的趋势，所有开发人员也应能读懂VHDL。Verilog HDL的学习可参考[1][2]。2.1 编程风格（Coding Style）要求2.1.1 文件（1）每个模块（module）一般应存在于单独的源文件中，通常源文件... 2023-06-13 硬件设计EDA设计FPGA文章EDA软件
Verilog HDL 学习笔记---数据流建模 数据流建模意味着根据数据在寄存器之间的流动和处理过程对电路进行描述，而不是直接对电路的逻辑门进行实例引用。通常RTL（Register Transfer Level，寄存器传输级）是指数据流建模和行为级建模的结合。assign #10 out = in1 & in2; //连续赋值语句中的延时wire # 10 out；//线网... 2023-06-13 verilogHDL硬件设计EDA文章EDA软件
Verilog HDL 模块和端口以及门级建模 模块定义以关键字module开始，模块名、端口列表、端口声明和可选的参数声明必须出现在其他部分的前面，模块内部5个组成部分：变量声明、数据流语句、底层模块实例、行为语句块以及任务和函数。门级建模 以一个四位脉动进位全加器为例，它由四个一位全加器组成，一位全加器的数学表... 2023-06-13 verilogHDL硬件设计门级建模文章EDA软件
PLC等效电路的相关论述 PLC(可编程控制器)在现代的自动化行业中应用广泛，PLC发展应用到今天，结合自己所学知识，整理出来了这篇文章，阐释下PLC等效电路的相关知识。贴出来和大家一起分享下。从PLC控制系统与电器控制系统比较可知，PLC的用户程序(软件)代替了继电器控制电路(硬件)。因此，对于使用者来说，... 2023-06-13 PLC硬件电路等效电路EDA软件文章硬件设计
十年开发工程师谈该如何学习FPGA 从大学时代第一次接触FPGA至今已有10多年的时间，至今记得当初第一次在EDA实验平台上完成数字秒表、抢答器、密码锁等实验时那个兴奋劲。当时由于没有接触到HDL硬件描述语言，设计都是在MAX+plus II原理图环境下用74系列逻辑器件搭建起来的。后来读研究生，工作陆陆续续也用过Q... 2023-06-13 FPGA硬件设计EDA软件文章
给MCU工程师详解FPGA硬件属性 我的许多朋友都是经验丰富的嵌入式设计工程师，但他们都是微控制器(MCU)背景，因此对于FPGA是什么以及FPGA能做什么只有一个模糊的概念。如果问急了，他们会说“你可以通过配置FPGA让它做不同的事情”诸如此类的话，但他们真的不是很清楚FPGA里面有什么，或者如何在设计... 2023-06-13 硬件设计EDA设计FPGA文章EDA软件
为高性能FPGA平台选择最佳存储器 在演算法交易领域的最新进展是导入一些更低延迟的解决方案，其中最佳的方式是使用FPGA搭建的客制硬体。这些FPGA硬体可说是硬编码ASIC的极致性能和CPU的灵活度之间的桥梁，提供大量的资源且可加以配置，使其得以较软体解决方案更大幅缩短往返交易延迟。高性能运算对于许多应用... 2023-06-13 FPGA硬件设计存储文章EDA软件
硬件描述语言verilog hdl基础知识 硬件描述语言Verilog HDL类似于高级程序设计语言（如C语言等），它是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示更复杂的数字逻辑系统所完成的逻辑功能。人们还可以用HDL编写设计说明文档，这种文档易于存储和修改，适用于... 2023-06-13 硬件设计EDA设计VHDL文章EDA软件
想一次性流片成功 ASIC设计中这些问题不可忽视 ASIC的复杂性不断提高，同时工艺在不断地改进，如何在较短的时间内开发一个稳定的可重用的ASIC芯片的设计，并且一次性流片成功，这需要一个成熟的ASIC的设计方法和开发流程。本文结合NCverilog，DesignCompile，Astro等ASIC设计所用到的EDA软件，从工艺独立性、系统的稳定性、复杂性的... 2023-06-13 ASIC设计流程EDA软件文章硬件设计
掌握FPGA设计三大黄金法则 让你设计更轻松！ FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括 可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。 现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPG... 2023-06-13 FPGA逻辑单元编程文章硬件设计EDA软件
说一说FPGA设计中不建议使用的电路 1、不建议使用组合逻辑时钟或门控时钟。组合逻辑和门控时钟很容易产生毛刺，用组合逻辑的输出作为时钟很容易使系统产生误动作。2、 不建议使用行波时钟。行波记数器虽然原理简单，设计方便，但级连时钟（行波时钟）最容易造成时钟偏差（△T），级数多了，很可能会影响其控制的触发器的建立... 2023-06-13 FPGAEDA电路文章硬件设计EDA软件
关于Altium中3D视图下元器件丝印丢失的解决办法 前段时间画板发现，在2D状态下画的板子各个元器件丝印都很正常，但是发给厂家后做好的板子都出现丝印丢失的问题，生成3D查看，丝印也是丢失。经过各种折腾发现，丢失的丝印在2D状态下多了一个层，原来是Keep_out层搞得鬼。解决办法：在2D状态下选中丢失的丝印，右键find similar object，... 2023-06-13 Altium3D视图元器件文章硬件设计EDA软件
AltiumDesigner导入AutoCAD文件DXF,DWG格式 原创文章，转载请注明：转载自勤奋的小青蛙最近有个朋友给了个AutoCAD的文件，需要我画个板子，结构什么的参见AutoCAD的文件，百度了下，得知protel是可以导入AutoCAD的DXF,DWG格式的文件的，那么AltiumDesigner应该也是可以的，经过一番摸索，终于搞定，下面我把过程分享下。1：打开AutoCAD，截... 2023-06-13 AltiumdesignerAutoCADdxfDWG文章硬件设计EDA软件
keepout层怎么画?keepout层用什么画 首先打开层管理器（点击L），让所有层都显示，然后你会在pcb界面下看到所有层，点击keepout，然后再keepout画线就可以了！搞不定的画继续沟通！ 按P、L键，可在Keep-Out Layer画线 PCB制图时,在keepout层画板的外形时线怎么只能是90度或45度的角,其它角度的怎么画,怎么变换 优质解答 将鼠... 2023-06-13 keepout层PCB原理图文章硬件设计EDA软件
keep out是什么意思?keepout与Mechanical的区别 keepout和Mechanical： 用protel 99或是dxp系列软件设计的工程师，一定要注意在画线的时候不论画在那一层，在线的属性选项中一定不要随便把keepout选项勾，一旦选中了keepout选项，则这根线无法 做出（只要选上了这个选项，则表明禁掉这根线)注：当一个文件内板子的外形或非金属槽孔同... 2023-06-13 PROTEL99SEPCBPADS文章硬件设计EDA软件
CAD工程制图键盘快捷命令 CAD工程制图键盘快捷命令L=直线；PL=多段线；U回车=Ctrl+z=后退；D=修改，调整；REC=矩形；C=圆；TR=修剪；O=偏移；XL=放射线；X=分解；CO=复制；M=移动；MI=镜像；EL=椭圆；BR=打断；POL=多边形；LEN=拉长；S=拉伸；ME=等分；E=删除；E回车ALL回车=全部删除；AR=阵列；RO=旋转；SC=比例缩放；END=端点；MID=中点；PER=垂足；I NT... 2023-06-13 CAD工程制图快捷命令文章硬件设计EDA软件
multisim 12 如何显示电路节点 刚有人问我multisim 12 如何显示电路节点，我告诉他之后，怀疑很多坛友也不知道，留贴方便广大坛友：选在netnames show all这时再看电路，就有了电路节点... 2023-06-13 multisim12电路节点文章硬件设计EDA软件
altium designer 常用元件封装 电阻：RES1，RES2，RES3，RES4;封装属性为AXIAL系列无极性电容：Cap;封装属性为Rad-0.1到Rad-0.4电解电容：Electroi;封装属性为RB.2/.4到RB.5/1.0电位器：Pot1，Pot2;封装属性为VR-1到VR-5二极管：封装属性为Diode-0.4(小功率)，Diode-0.7(大功率)三极管：常见的封装属性为TO-18(普通三极管)TO... 2023-06-13 Altiumdesigner元件封装EDA软件文章硬件设计
用AD6、AD9画完PCB生成gerber文件详细说明 很多工程师将完成的PCB图直接交由制板厂制作，但是有时候制板厂转换出来的gerber文件不是我们想要的。例如我们用的AD作出的图，但是有的厂只用protel，那转换出来的带有汉字的gerber文件可能就会有错误，或者我们在设计的时候将元件的参数都定义在了PCB文件中，但是我们不想让这些... 2023-06-13 AD6AD9PCB文章硬件设计EDA软件
简述vhdl语言的特征 VHDL语言目前主要是对数字电路设计的描述，对模拟电路的设计尚不能很好地表达。VHDL语言在编程时要更加规范，程序结构要适合整个系统的硬件结构，要符合各模块的信号时序关系，以及数据流的走向。VHDL语言的设计格式更是面向具体的硬件对象的语言，因此任何独立于硬件实体的程序设... 2023-06-13 VHDL语言特征硬件设计文章EDA软件
vhdl和verilog哪个好?vhdl与verilog的区别 vhdl和verilog哪个好?vhdl与verilog的区别Verilog HDL和VHDL都是用于逻辑设计的硬件描述语言，并且都已成为IEEE标准。VHDL是在1987年成为IEEE标准，Verilog HDL则在1995年才正式成为IEEE标准。之所以VHDL比Verilog HDL早成为IEEE标准，这是因为VHDL是美国组织开发的，而Verilog ... 2023-06-13 VHDLverilog区别文章硬件设计EDA软件
教你三招破解EMC 了解这块的工程师少之又少，成为大多数工程师及国内企业研发部最为头疼的事情，它们在解决这类产品问题的时候，大多都是盲人摸象，走了很多弯路之后，才勉强把问题解决。这类经验并且具有不可复制性，在开发下面产品中依旧会面临各种问题，而且即使在解决了的产品中，留的货量不够，在批量... 2023-06-13 EMC差模干扰电磁兼容电磁干扰抗干扰性文章硬件设计EDA软件
使用频谱分析仪进行EMI测试和诊断 频谱分析仪是进行电磁干扰测试、诊断和故障检测中应用最广的一种测试仪器。对于一个电磁兼容工程师（EMC）来讲，频谱分析仪除了测试商用和军用电磁发射的重要用途外，还可对对以下内容进行评估：1、材料的屏蔽效能，2、设备机箱的屏蔽效能，3、较大的试验室或测试室的屏蔽效能，4、电源... 2023-06-13 EMI测试频谱分析仪电磁干扰文章硬件设计EDA软件
EMC问题的三要素和三规律 下面我们认识以下EMC领域的三个重要规律和EMC问题三个要素：一、EMC三个重要规律规律一、EMC费效比关系规律：EMC问题越早考虑、越早解决，费用越小、效果越好。在新产品研发阶段就进行EMC设计，比等到产品EMC测试不合格才进行改进，费用可以大大节省，效率可以大大提高;反之，效率就会... 2023-06-13 EMC近场耦合电磁骚扰EMI文章硬件设计EDA软件
