verilog中应该避免多源驱动

编译verilog时往往会出现如下错误：

Error (10028): Can't resolve multiple constant drivers for net "cnt[24]" at TIME_Ctr.v(37)，

这是初学者往往遇到的错误，这是受Ｃ语言代码的影响所造成的。

也就是一个输入输出端口往往在多个always语句中赋值，

解决的办法是这样的，

对于一个module中同一个输入输出或者变量在一个always语句中赋值。同时为了增强代码的可读性，在一个always语句中也只对一个变量赋值。