随着工艺的进步和集成度不断提升，FPGA为客户带来了更高性能和可加快上市的优势。但是，这些器件固有的特性也使FPGA供应商面临难题，因为客户在将FPGA设计到系统中时，需要为他们提供精确的时序模型。而由于FPGA使用了高级工艺节点技术，而且能够非常灵活地进行配置，因此，很难对其进行特性测量，这导致其特性测量周期一般要比非可编程器件长得多。因此，为满足FPGA客户开发周期及缜密系统设计的要求，需要在综合、布局布线直至时序仿真和分析等阶段精确获得时序模型。为能够在FPGA中精确的建立时延模型，Altera同时使用Quartus II开发软件中的静态时序分析工具TimeQuest时序分析器以及专用电路仿真器。
先进工艺FPGA时序模型面临新挑战
工艺节点的发展导致硅片工艺趋近物理极限，高级工艺节点面临诸多难题。最先进工艺尺寸的复杂度、成本和风险都在攀升，一般IC产品的投资回报无法弥补前期的大量投入，但FPGA供应商看到了商机，为器件建模问题找到了经济的解决方案，因而一直处于硅片设计和制造的最前沿，但这也带来了相应的挑战，即纳米尺度的物理特性以及FPGA独特的可配置能力如何满足RTL设计需求。
在先进制造工艺中，很难对电路行为进行预测和建模。在过去90nm、65nm时代中，可以根据前一代工艺节点的硅片时序行为，经过推算来预测下一工艺节点的时序行为。但在更高阶的新工艺节点，越来越难以推断物理效应，这就需要新的仿真方法，对实际硅片样片进行测量，并与仿真结果相匹配。而新的仿真方法需要解决其面临的管芯工艺差异、不对称N沟道和P沟道晶体管速率、时钟不确定性和抖动、信号交叉串扰等诸多挑战。
需根据配置方式校准时序模型
每一FPGA都有自己独特的时序模型，含有器件中所有物理单元全部的必要延时信息，涉及目标FPGA工作条件下的所有有效组合。而且，取决于单元模式或者配置，每一单元都会有不同的延时信息。在进行特性测量时，应根据仿真和实际测量结果的不同，对时序模型校准，这样可有效地调整最终用户时序模型，与实际硅片测量相匹配。
而这一测量过程本身就是一项非常复杂的任务。一个FPGA包括很多类型的单元，如存储器、收发器、标准单元模块、片上系统如嵌入式处理器、普通逻辑单元(LE)和本地和全局布线资源，它们具有不同的时序、负载和功耗要求。而且FPGA含有数十亿个晶体管，无法将其全部测试一遍。必须要仔细考虑器件所有可能的配置方式，以确定器件关键单元在工艺、电压和温度(PVT)极限变化时的实际工作特性，确保器件时序满足各个等级的速率要求。
Altera的时序分析器可对FPGA进行特性测量，在时序模型中涵盖了所有的已知差异，在修复后将其输入到时序引擎中，供TimeQuest时序分析器使用，也可以在Quartus II软件适配器布局布线工具中使用。
此外，FPGA必须能够适应温度、供电电压和制造工艺的大幅度变化。不同的器件，即使是同一速率等级，也会有差异，这些差异都会以不同的方式影响器件时序。在28nm以及更小的高级工艺尺寸上，由于逆温现象等纳米尺度效应，时序延时可能不会受温度或者电压的直接影响。为适应最差和最好情况下的时序环境，必须在多种工作条件下分析时序。Altera为四种极端工作条件提供了时序模型，可在所有工作条件下进行时序分析，以确保在温度、电压和制造工艺变化时都能够正常工作。