Xilinx FPGA之波形发生器之IP核CORDIC配置

来源:本站
导读:目前正在解读《Xilinx FPGA之波形发生器之IP核CORDIC配置》的相关信息,《Xilinx FPGA之波形发生器之IP核CORDIC配置》是由用户自行发布的知识型内容!下面请观看由(电工技术网 - www.9ddd.net)用户发布《Xilinx FPGA之波形发生器之IP核CORDIC配置》的详细说明。
简介:打开ISE工程,如图所示,在“Design à Implementation à Hierarchy”中的任意位置单击鼠标右键,弹出菜单中选择“New Source..”。

1新建源文件

打开ISE工程,如图所示,在“Design à Implementation à Hierarchy”中的任意位置单击鼠标右键,弹出菜单中选择“New Source..”。

Xilinx FPGA之波形发生器之IP核CORDIC配置

在“New Source Wizard”中,做如图所示的设置。

●“Select Source Type”中选择新建文件类型为“IP(CORE Generator & Architecture Wizard)”。

●“File name”即文件名,我们命名为“sin_controller”。

●“Location”下面输入这个新建文件所存放的路径,我们将其定位到工程路径下的“ipcore_dir”文件夹下。

●勾选上“Add to project”。

Xilinx FPGA之波形发生器之IP核CORDIC配置

完成以上设置后,点击“Next”进入下一步。

2 IP选择

在“Select IP”页面中,如图所示,我们在“Viewby Function”下面找到“Math Functions à CORDIC à CORDIC”,单击选中它,接着点击“Next”进入下一步。

Xilinx FPGA之波形发生器之IP核CORDIC配置

弹出“Summary”页面后,点击“Finish”即可。

3CORDIC配置

弹出的第1个页面中,如图所示,“FunctionalSelection”选择“Sin and Cos”;“Architectural Configuration”选择“Parallel”;“PipeliningMode”选择“Maximum”,然后点击“Next”到下一个配置页面。

Xilinx FPGA之波形发生器之IP核CORDIC配置

弹出的第2个页面中,如图所示进行配置,然后点击“Next”到下一个配置页面。

● “Phase Format”选择“Scaled Radians”,表示我们输入给IP核模块的相位是-1到+1的数据,IP核内部会自动再乘以pi得到相位。若选择“Radians”,则输入给IP核模块的相位是-pi到+pi的数据。

● “Input Width”输入“16”bit,这16bit的高3位代表整数部分,第13bit代表小数部分,因此代表-1到+1的一个周期就是16'he000到16'h2000。

● “Output Width”输入“12”bit,这12bit的高2bit代表整数部分,低10bit代表小数部分。Sin输出的范围是-1到+1,即12'hc00到12'h400。

● “Round Mode”选择默认的“Truncate”。

Xilinx FPGA之波形发生器之IP核CORDIC配置

弹出的第3个页面中,如图所示,务必勾选“CoarseRotation”和“Y OUT”。

Xilinx FPGA之波形发生器之IP核CORDIC配置

完成设置后,点击“Generate”生成IP核。

提醒:《Xilinx FPGA之波形发生器之IP核CORDIC配置》最后刷新时间 2024-03-14 00:54:21,本站为公益型个人网站,仅供个人学习和记录信息,不进行任何商业性质的盈利。如果内容、图片资源失效或内容涉及侵权,请反馈至,我们会及时处理。本站只保证内容的可读性,无法保证真实性,《Xilinx FPGA之波形发生器之IP核CORDIC配置》该内容的真实性请自行鉴别。