对于原理图设计有如下几点注意事项：
1、图纸大小选择A4或A3，还放不下使用模块化设计，每个模块图的大小选择A4或A3。还有困难可选择C号图，禁止使用A2、A1、A0或D号、E号图。
2、不要从其它软件拷贝电路图到你的原理图中，包括TANGO软件；拷贝他人的Allegro、 Protel99SE软件的电路图时，要注意他人的元器件PCB封装是否适合你的模板的需求。
3、禁止用线勾画出你要用的具有电气化的元器件，在自己建元器件库时，Allegro软件要注意的是：
① 必须正确设置元件管脚的类型；
② 电源和地引脚允许使用相同的名称，但必须选择为电源类型；
③ 非电源类型管脚不能使用相同的名称，如多个NC脚需命名为NC1、NC2……；
④ 元件管脚名称中不要包括“’”、“？”等特殊符号；
⑤ 在创建类似PCI金手指（引脚分布于板卡的正反两面）的元件库时，要将这类元件封装拆分成两个元件，然后在原理图中标明哪个放置于正面哪个放置于反面；
⑥ 尽量自己创建元件库，如果从网上下载或者从库里拷贝的原理图封装要修改其属性；
⑦ 在创建较大的元器件时，建议使用表单方式创建，可以在芯片数据手册（.pdf）中选中PINOUT表格，在excel中打开，并编辑好后，再粘贴到Capture的元件表单中；
⑧创建元件库时，应为元件添加相应的自定义属性。
必须定义的属性：
ktPACKAGE：允许设计者在原理图的元件属性中描述该元件的PCB封装信息，此信息只作为可阅读的封装信息，不需要与实际的PCB库名称完全一致，建议填写通用的封装名称（如0805），或器件手册提供的封装名称（如PQFP176）。
ktPRESENT：允许设计者在原理图的元件属性中描述该元件是否需要电装，并可以自动生成在bom表中。
可以选择定义的属性：
ktVOLTAGE：额定电压（电容、电阻、晶振、排阻）
ktTOLERANCE：精度（电容、电阻、排阻）
ktPOWER RATING：额定功率（电阻、电容、二极管、排阻）
ktCURRENT RATING：额定电流（电感、磁珠）
ktTOLMATCH：精度匹配（温度匹配电阻排）
ktATC：绝对温度系数（温度匹配电阻排）
ktTCR：温度系数跟踪（温度匹配电阻排）
ktRANK：等级（光耦）
ktVBR：击穿电压（二极管、稳压管）
ktVC：钳位电压（稳压管）
ktVRWM：反向峰值电压（稳压管）
ktCOLOR：颜色（发光二极管）
ktRDC：直流电阻（电感、磁珠）
ktIMPEDANCE：阻抗（磁珠@100M）
ktDEFAULT：缺省状态（跳线）
Protel99SE要特别注意管脚的方向，带有小圆点的一方冲外，注意在原理图状态下不显示小圆点，只有在建库状态中选中管脚时才显示小圆点。
4、元器件放到电路图中后，Allegro软件中标号还是U*、R*、C*；Protel99SE要把元器件的标号改为UU?、RR?、CC?等等，包括修改的原理图。
5、元器件FOOTPRIONT属性(即PCB库属性)：如果你知道公司相对应的PCB库名，你可以填上，否则你将此项设置为空格。在Allegro软件中器件的属性，比如额定电压、功率和精度等参数，应该在相应的属性中填写，而不应该都写在器件的规格中。设计者可以在ktPACKAGE中填所使用器件的封装信息，但不作为实际的封装库名使用。
6、原理图中使用74HCT244系列芯片的时候，如果有可能尽量改为74HCT245系列芯片。
7、画线时，在Allegro中跨页连接的网标必须使用跨页连接符，如果只是页内相连接的网络，直接用NET名字相连，建议不要使用跨页连接符；Protel99SE最好尽量不要使用总线(BUS)和总线分支(BUS ENTRY)，只要画电气化线并标上正确的网络名称即可。电气连接点最好不要自己放置，而采用软件自动生成。
8、可调管脚器件(例如688、245、373等)，不要用连接线把它接的其它管脚连接上，只画出一段连线并在其上标明网络名称即可。类似EPLD器件，如果是分组可调的，要注明。
9、画线时不要用注解线，而是用具有电气化的线，否则在PCB图中该点没有连接。
10、上网络名称时要注意，Protel99SE禁止放在元器件的管脚中间处，或连接线的外部、下部，而要放在管脚外层头上或引出的连接线上，放置时必须出现小圆点才行，注意一旦放好，小圆点就消失了。
11、网络名称和注解文字最好用两种颜色的字来区分，特别注意的是如果你的图是从他人处拷来的，颜色可能会不同，要及时更改。Allegro软件中如果没有用到的管脚而又要有网络名的，用注解文字标上，但不要往外引线。如果管脚有引线而无网标，也会形成单网络。
12、网络名称禁止以符号开头，只能以字母或数字开头，名称中不要出现空格最好不要有下划线。
13、不同的电源和地在画图时一定要编辑，以便得到想要的网络名称，象74系列的芯片，它们的电源和地管脚是隐含的接VCC和GND，特别是一个芯片内封装几个的，一定要每一个都要编辑它的电源和地。
14、类似EPLD器件引脚， Allegro 的连线要比最长的网标长，跨页连接符放在图纸的边上，不要连接到器件上；Protel99SE连线分两段画(两段长度均分)，网络名称标在远离器件的一段上。引脚连线的总长度是该EPLD所有网络名称中最长一个的两倍。如果该引脚是被定义死的，在PCB布线是禁止被改变的，Allegro是连线长度为最长的网标长度，Protel99SE则该引脚连线只画连接器件的一段；
15、在allegro下用capture画的原理图中一个器件有多个PART，则每个PART的属性要相同，否则生成网表时报错。
16、某些元器件管脚是空时，禁止加上网络名称NC，对于非EPLD器件可以用叉子封死，而EPLD器件只要空着就可，而一些一个芯片内有几个PART的，也要把不用的PART画上，输入端接地，输出端用叉子封死。接地的管脚，不建议使用此符号 ，因为直观上看不出它具体的网络名。
17、在Protel99SE下，图中如果有表贴二极管时，管脚为1和2 ；如果是直插二极管，要用方案库编辑功能把它们的管脚改为相应的A和K；单发光二极管不论直插、表贴都要用方案库编辑功能把它们的管脚改为A和Ｋ，双发光二极管为１、２、３、４（双发二极管无表贴）。如果有三极管时，要用方案库编辑功能把它们的管脚改为相应的E、B和C；如果有三芯跳线时，要用方案库编辑功能把它们的中间管脚改为第二管脚；如果有三芯以上的跳线时，要用方案库编辑功能把管脚改为1和2、3和4、5和6……可跳的；如果有可调电阻时，要用方案库编辑功能把它们的可调管脚改为第二管脚，DC器件的管脚要注意与PCB库保持一致。
在allegro下用capture画的原理图，如果图中有二极管、发光二极管时，表贴器件要调用表贴原理图库，直插器件要调用直插原理图库。
18、图中所有元器件应先与库房联系，确定是否有无。没有的要提供相应的元器件封装尺寸图，最好还要有实物提供。
19、去耦电容一定要画在图上；图上用到电容和电阻的封装，要在图中注明。
20、当使用数量级表示字母时，k以下（包括k、m、u、n、p、f等）应该使用小写字母，M以上（包括M、G、T等）应该使用大写字母；
填写value属性时，越短越好，例如：0.1uF，就添0.1u。
21、画完图后设计者要做标注把序号编好，此时要检查一下多封装的芯片的内部序号排列，应做DRC检查。
22、以上全部完成后打印在A4纸上，签好设计、审核、批准之后，图纸连同电子版图纸送CAD排队，如果需要CAD填写元器件清单的，此时需要把电子版元器件清单也从往CAD（只使用Protel99SE）。
23、Allegro原理图库的使用和维护：
①在设计原理图时，设计者必须确保使用的是公司统一的原理图库，而且是最新版本的原理图库；
②原理图设计者必须确保原理图库统一的存放路径为目录D:/CAPTURE_KTLIB/；
③拷贝已有设计的原理图或对旧设计进行更改时，应该先CLEANUP CACHE，再将CACHE中老版本的元件与最新版本的原理图库同步，但设计者必须避免不同版本原理图库之间的差异所引起已存在的原有设计的改变；
④当使用库里没有的元件时，设计者要先与相应的原理图库的负责人沟通，然后按照建库规则创建新的元件，并由负责人添加到库文件中，进行版本更新；
⑤原理图的设计者如果发现原理图库存在问题，或需要更改原理图库时，向库的负责人提出，并配合负责人完成库的修改；
⑥原理图库的负责人要根据库的更新情况，及时进行通知和分发，详细记录每个版本的更改情况。当原理图库因为发生问题进行修改时，必须立即通知并分发，如果仅为添加新元件时，在不影响设计者使用的前提下，可以在添加新元件后一周内通知并分发；
⑦所有原理图库更新时要更新CAD室的原理图库，而且CAD室原理图库的存放路径也为目录D:/CAPTURE_KTLIB/。