现在雷达系统越来越复杂，已难以用简单直观的分析方法进行处理，因而雷达模拟的使用日益广泛。雷达模拟的核心是建立雷达目标回波信号及各种杂波信号的散射、传播特性模型。通常雷达信号（回波加干扰）可以认为是由发射波形经过延迟和多普勒平移后的复现波形构成的，雷达环境的全部信息内容都是作为发射波形的调制而存在的，这就是实现雷达模拟的基本理论。雷达模拟器是否逼真的实现雷达模拟的基本理论。雷达模拟器是否逼真的关键在于雷达射频信号的模拟是否真实以及雷达工作机理的模拟是否准确。雷达杂波信号的模拟在雷达模拟中起着很重要的作用。杂波信号生成的算法比较复杂，而且计算量很大以臆很难做到实时生成。但是，现代集成电路技术的飞速发展已使得实时模拟各种杂波成为可能。本文介绍利用AD-SP21161设计的杂波系统以及实时产生和模拟各种杂波的具体方法。
1 ADSP21161简介
ADSP21161的AnalogDevice公司推出的第一款SHARC（Super Harvard ArchitectureComputer，超级哈佛结构计算机）二代芯片。它在对ADSP2106x进行了扩容与完善的同时，还采用单指令多数据流（SIMD，SingleInstruction Multiple Data）的新型结构来进一步提高它的并行处理能力，从而使得ADSP21161具有很高的处理性能，可广泛地运用在航天、航空、医学图象处理、雷达、声纳、通信和语音处理等领域。
ADSP21161的主要特点如下：
·具有100MHz（10ns）内核时钟频率，支持SIMD的SHARC结构的DSP核；
·其浮点运算能力达600M FLOPS，定点运算能力达600M OPS；
·兼容ADSP-21x6x SHARC DSP代码；
·支持IEEE的32位浮点、40位浮点和32位定点运算；
·指令可单周期执行，包括单指令多数据流（SIMD）模式；
·带有1M的片内双口SRAM；
·具有2.4Gbyte/s的片内存储器宽带；
·具有14个零耗（zero-overhead）DMA通道；
·带有4个支持I2S的同步串口。
1.1SHARC结构
是ADSP21161的内部功能结构框图。从图中可看出：ADSP21161内部包括内核处理器、总线和内存、外部端口和I/O处理器等部分。其中的内核包括运算单元、数据地址产生器（DAG）、程序流控制器和指令CACHE等部分。运算单元可以进行32位定点和32位或40位浮点的加减运算和乘法运算，还可以进行逻辑和移位操作，同时支持8位精度的对数、倒数和开平方运算。
SHARC有3套独立的片内总线：PM总线（程序存储器总线）、DM总线（数据存储总线）和IO总线（输入、输出总线），每套总线都有独立的数据总线和地址总线。ADSP21161有1Mbit的片内存储器，该存储器被分成两块，每块都可以被独立访问。因此在一个时钟周期中，内核处理器可以存取两个数据（当CACHE命中时）。
SHARC的内存可以在DMA的控制下通过串口、LINK端口或外总线和外界交换数据。由于SHARC有独立的IO总线，且内存是双口存储器，所以，DMA的操作完全不影响SHARC程序的运行，因而可以说是一种零耗（zero－overhead）DMA。
1．2单指令多数据流（SIMD）
以前的ADSP－2106x系列数字信号处理器件采用的是单指令单数据流机制（SISD），即一条指令仅对一组操作数或寄存器进行操作。而ADSP－21161采用的是单指令多数据流（SIMD）与单指令单数据流（SISD）可选的机制（由MODE1寄存器的PEYEN位进行选择），因此更加有利于并行计算。在ADSP－21161内核中有两套完全独立的运算单元，每个运算单元包括ALU、MPU、SHIFTER、DATAREGISTERFILE和一些辅助单元。在单指令多数据流机制下，两个单元可同时执行同一条指令，但是它们的操作数或使用的寄存器是不同的。当流水线进行取指令和解释指令后，机器码将被送入运算单元X（PEX）和运算单元Y（PEY）中，由于两个单元使用各自的数据寄存器进行取操作数和计算，从而会得到不同的结果。尽管两个计算单元共用一套地址发生器（DAG0、DAG1），但是它们有独立的“内存访问路径单元”，所以，在进行内存访问时，对于地址发生器产生的同一地址，两个计算单元可以分别访问到不同地址中的数据，这也是实现单指令多数据流机制的基本条件。
例如，对于R0＝dm（i0，m0）这条指令，在单指令多数据流模式下，PEX会将地址为i0的内存值放入R0寄存器中，而同时PEY则将地址为i0＋1的内存值放入S0寄存器。
2系统设计
杂波产生系统的系统框图如图2所示。它可在一定的距离（时间）段上产生一定形式的中频和视频杂波信号，根据主机设置的杂波形式和杂波参数，DSP可通过计算产生视频杂波并完成幅度调整和相位调整的计算。对于有DDS产生的中频信号，可由距离定时电路来控制回波距离信号和脉宽信号，并由DSP完成对DDS和衰减器的控制，以产生频率、幅度、相位均满足要求的连续中频信号，然后用所产生的视频杂波去调制连续中频信号以产生一定距离上的中频杂波信号。
2．1状态控制与地址译码
系统中的状态控制与地址译码可以采用可编程逻辑器件EPLD来实现，其主要作用是产生片选信号和控制信号。其中包括PCI控制器电路的片选读写控制信号、DSP的EPROM读控制信号、DDS的片选读写控制信号以及距离产生电路的片选读写控制信号等。
EPLD器件的内部逻辑电路。它的工作原理如下：在时钟驱动下计数器开始循环计数，当同步脉冲到来时，通过写逻辑产生FIFO的写信号，从而将即时计数器输出值与主机送来锁存的延迟数据的和写入FIFO。FIFO的读逻辑由FIFO空信号、同步脉冲及比较器输出控制并将写入的和值读出来与计数器进行比较，从而在脉冲整形后形成回波信号。
2．2距离定时电路
由于模拟杂波的延迟时间是实时可变的，因而可用距离定时电路来产生杂波回波的距离控制信号和脉宽控制信号。
一个距离定时电路的方框图，当同步信号到达时，电路将开始一个定时脉冲周期的目标生成任务。此时，距离计数器从零开始计数。由于目标距离队列中存放着距离由近至远的一组目标，因此，当计数器的值增加到与队首的距离数相等时，距离比较器便产生一个触发脉冲，同时启动脉宽产生器生成一个一定宽度的脉冲信号。定时通道的选择可由DSP处理器来进行控制。该方法的主要特点如下：
●延迟时间可以随计数值的大小而改变；
●有利于计算机控制，可实现目标实时运动的模拟；
●精度受数字时钟的控制，延迟时间准确；
●控制灵活，能适应变频情况。
2．3资源分配和软件编程
由于杂波计算的数据量和计算量都很大，因此需要合理的配置硬件并适当地分配片内的内存，而这些都与软件运行的效率有关。在对ADSP21161的内存进行分配时，应注意内存的存放顺序，合理的数据存放方式可以充分地利用ADSP21161的SIMD模式，从而加快处理速度。
FFT的实现可以充分利用ADSP21161的SIMD模式，多数据通道优化可以在每个处理单元PEX、PEY同时执行FFT的碟形运算。因为在各处理单元之间没有数据相关，因此可以在PEX执行FFT的实部运算的同时，使PEY也执行输入数据虚部的FFT运算。基于SIMD模式下的寻址特点，数据的存储应该是实部与虚部分别存放在PM和DM中，并且数据应该交叉存放。图5所示是复数的FFT的数据存储方式。
数据存储方式中，ReData［2＊N］、ImData［2＊N］分别为输入数据的实部和虚部，Cosine［N］、Sine［N］分别为余弦和正弦函数表，Refft［2＊N］、Imfft［2＊N］分别为输出的FFT的变换结果。Re－Data［2＊N］是交叉存放的（Imfft［2＊N］也是如此），它们的存放形式如下：
ReData［1］
…
由于对杂波信号中的高斯超几何分布函数的计算十分复杂，因而可建立查找表并采用折半查找的方式来获得。
3结论
经过初步试验表明，该杂波信号产生系统能为被测雷达提供海杂波环境，并能够在指定的时间或区域内产生具有一定强度的杂波，同时也能够模拟产生中频和视频的海杂波。因此，该杂波信号产生系统对于雷达系统模拟、雷达环境模拟器的实现具有重要意义。