IMA 是ATM反复用技术,实现宽窄带网络一体化,在窄带网络接口(如El／T1链路接口)上实现ATM宽带业务。通过IMA协议接口,实现将ATM信元流反向复用到多条低速El／T1链路上。IMA是支持高速ATM信元流的一种实用方法。为多媒体用户的接入,利用现有链路(尤其是2 Mb／s链路)进行ATM传输等应用创造了条件。尤其适用于建网初期的TD—SCDMA接入网Node B侧的数据传输。
基于计算机的数据采集系统可以依据与计算机的接口方式不同而分类。对于低速数据的采集,基于ISA总线的系统面临被USB取代的趋势。而对于高速数据采集系统,主要还是基于PCI总线传输数据。PCI总线相对于其他总线具有高速率、硬件资源丰富和较好的PCI设备驱动软件开发包支持等优点。高速数据采集系统主要有基于PCI接口芯片和基于PCI数据采集卡2种开发选择。前者具有采集数据灵活、更容易控制等优点。但需要设计基于选定芯片的数据采集卡。同时由于PCI总线是一个共享总线,仲裁算法一般是公平竞争,要想稳定可靠地采集数据流,采集卡上必须有大小合适的缓存,这就涉及到一个先进先出的结构,提高整个系统的复杂度。后者可以选用符合系统要求的数据采集卡,大大缩短项目的研制时间,设计也相对简单。主要是对采集卡进行必要的配置以及如何嵌入系统的软／硬件设计的问题。
网络处理器MPC8280是PowerPC处理器系列,集成了G2内核和通信处理器CPM,可以轻松地处理100 Mb／s以太网、ATM等应用。同时集成了系统PCI接口单元,满足基于PCI总线数据传输的开发模式。
1 MPC8280芯片介绍
用于通信领域的PowerPC处理器系列的MPC8280,它是一块多功能通信处理器,采用双内核的结构,即PowerPC内核G2和通信处理模块CPM专用内核CP。两个内核工作在不同的时钟频率。G2内核和通用一般处理器功能相似,主要执行高层代码,完成对于外设的控制与管理;CP处理器内核处理具体底层通信协议,通信处理模块CPM部分还包含了各种丰富的通信控制外围模块,这些外围模块几乎支持各种常见的底层传输协议,通过灵活设置这些外围通信模块实现具体应用中的协议。图1是MPC8280内部构架图。
2 系统总体设计
2．1 设计思想
参考IMA功能单元的参考模型,可以得出IMAE1的数据处理功能流程图,如图2所示,主要完成物理层、TC子层、IMA子层、ATM层和AAL层的协议解码,图中PMD链路接口负责接收来自E1链路上的ATM信息,经过成帧模块处理后,发送到IMA协议处理模块,还原为标准的ATM信元流,送到进行 ATMSAR—PDU处理,提取链路信息,发送到上位机进行分析、处理。
2．2 硬件总体设计
选用基于PCI接口芯片的数据采集的设计方案,采用板级处理机的方式,由板级处理机完成数据的重组和分组,再将组装好的数据上传,这样数据组装和数据上传并行工作,能够有效地减轻PC机的负担,同时还能实现硬件层数据过滤功能。硬件设计如图3所示。系统由保护线路接人IMA E1传输线路,经过E1成帧器转化为PCM E1帧,再将多路IMA E1送入IMA处理器,形成ATM信元流,通过MPC8280进行ATM适配,组装成PDU数据,再将PDU数据通过PCI接口上传到上位机进行协议解码和分析。
3 各个功能模块的设计
3．1 多PHY的UTOPIA接口设计实现
该系统实现了IMA E1数据的采集和仿真功能,所以需要2个通道的数据传输,同时由于需要MPC8280进行处理,所以整个物理层模块和MPC8280之间的数据交互,和单个通道时完全有所不同。UTOPIA接口是ATM网络层和物理层之间的标准传输接口。它的运行模式有单PHY模式以及多PHY模式。单PHY模式即物理层接口只有一个,而多PHY情况下有多个物理层接口交互,这种情况下面就必须考虑怎么来进行接口交互的轮询选择问题,下面为MPC8280的UTO～PIA 接口的详细信号描述。
由图4可以看到,UTOPIA接口传输信号主要由接口时钟信号、数据传输信号、信元级的握手控制信号以及轮询地址信号组成。UTOPIA接口接收和发送通道的控制信号是独立的,它的工作模式分为主模式和从模式。在该设计中需要由MP(28280主动来轮询控制多个物理层器件的ATM信元的传输,所以 MP(28280侧UTOPIA接口工作为主模式。对于物理层器件来说,在进行信元传输时,要接收来自MPC8280发起的各种控制与轮询,所以物理层侧 UTOPIA接口工作为从模式。当UTOPIA接口工作在多PHY的情况下,MP(28280 UTC)PIA接口支持2种多PHY的操作模式：
直接轮询方法 利用CLAV[3～0],以及地址ADD[O,1],总共支持4片物理层器件。每个物理层器件1个收发CLAV,同时公共使用地址ADD[0,1]。每个cLAV的操作与单个时操作是一样的。
单CLAV轮询 利用1个CLAV以及ADD[4～0],ATM控制器轮询所有激活的物理层器件,从0X0～FPSMR[LAST_PHY]中写入地址。所有物理层器件共用1个收发CLAV,同时使用公共地址ADD[0～4]。
3．2 PCI接口设计
PCI局部总线在CPU和外部设备之间插入复杂的管理层,用此协调数据传输,并提供一致的总线接口,形成了开放的局部总线标准,而不依赖于CPU芯片。 PCI总线是与CPU异步工作的,总线上的工作频率固定为66 MHz。有32位和64位2种数据宽度的标准,数据传输率最高分别为132 MB／s和264 MB／s。它能支持多种外设,在高频率下保持最佳性能。PCI还支持总线控制技术,允许智能设备在适当时取得总线控制权,以加快数据传输。在一定意义上可以认为PCI局部总线解决了高性能的CPU处理能力和低效的系统结构之间的瓶颈问题。
在该设计中,采用专用PCI接口芯片实现PCI接口,采用的MP(：8280处理器中就集成了PCI接口逻辑功能,所以只需要具体配置处理器内部相应模块寄存器实现其功能。图5为PCI桥在整个网络处理器内部的功能框图。
在MPC8280内部,PCI桥对外的PCI接口信号和局部总线的信号引脚是复用的,所以在系统启动时,必须通过正确设置相应硬件跳线和硬件复位配置字．实现PCI引脚及内部功能寄存器配置。PCI桥和通信处理模块之间有DMA通道,可以在DPRAM与PCI接口之间直接进行DMA通道的数据传输,但是这种情况一般采用极少。通常通信处理模块CPM的数据通过60X总线传送到外部的存储器,PCI控制桥直接通过60X总线接口总线和系统内存之间进行数据的交互工作。
PCI接口作为数据采集卡系统和上层PC机软件之间的交互的接口,其接口驱动程序是由上层PC机操作系统提供的,所以MPC8280的PCI桥接口实际上工作在从模式下,PC机系统软件对其进行控制。整个数据采集系统的时钟,复位信号以及电源,都是由PC机上的PCI接口提供的。
3．3 网络处理器总线控制功能设计
将任何存储设备或I／O设备接到处理器上,一般都会通过处理器的系统总线。处理器存储空间以bank为单位控制。MPC8280是32位处理器,一共有 32条地址线,理论上可以寻址的空间范围是4 GB,也就是寻址的范围为Ox00000000～0xFFFFFFFF。每一个外部设备,如FLASH,SDRAM等都可以通过控制网络处理器的内存控制器中的OR和BR寄存器惟一地确定外设存储空间对应于4 GB空间的位置,每一组OR和BR寄存器对应1个外设存储(I／0)空间,称之为1个bank。为了灵活实现对于外部存储控制体的管理和设置,存储控制器包含12个基地址寄存器(BRx)和12个选项配置寄存器(0Rx),分别对于12个外部存储体进行相应具体设置。
配置选项寄存器OR的内容根据不同存储体选择的控制状态机而不同,主要提供一些补充的设置选项,如高位地址掩码,SDRAM状态机的行列地址选择,以及 GPCM状态机的插入等待周期等。由上可见,通过配置内存控制器中每个存储体片选对应的基地址寄存器BR和选项寄存器OR,可以设置外部存储体的具体状态控制机以及相应的j1二作模式。需要注意的是,存储控制器的状态机制和存储体之间没有确定对应的关系,每一个状态机控制机都可以对应于12个存储体的任何一个,多个存储体也可以设置为同一的状态控制机。
当系统访问相应的存储体时,首先比较访问地址和各个BR寄存器中BA位设置的高17位地址,当所访问的地址和某一寄存器中地址相匹配时,表明该访问的空间位于该存储体地址空间范围,此时系统通过片选信号片选该存储体,该存储体对应的状态机获得总线访问外部信号控制权,系统就可以对该存储体进行访问。
4 硬件系统信号完整性分析
信号完整性是指信号线上信号的质量。高速电路的传输线效应会导致信号完整性下降,会出现数据丢失以及判断出错等问题,因此信号完整性分析便成为了高速电路设计和仿真的关键。在高速电路设计中,信号完整性并不是由单一原因引起的,而是板级设计中多种因素共同作用的结果。常见的信号完整性问题包括反射、振铃、地弹、串扰等。振铃和地弹实际上都属于信号完整性问题中的单信号线现象,而串扰则是由于电路上两条信号线与地平面引起地。
下面通过sDRAM内存模块部分信号完整性分析为例,描述整个硬件电路的信号完整性仿真分析过程。图6为内存模块电路中的数据线信号DATA0未做任何优化措施时的反射信号仿真图。
DATA0是MPC8280 u1直接和内存芯片u2相连的数据线,由图6可知,不论是该信号的驱动端u1—19,还是负载端U2—12,在该传输信号线上都有严重的反射现象。采用终端匹配措施后信号分析见图7。
仿真器提供8种终端适配电阻的仿真效果波形,通过比较分析波形可以得出,当适配电阻R一172．2 Ω时,此时信号的反射达到最小,信号完整性最好。采用此电阻对DATA0信号连线进行终端适配端接以后,信号的反射明显减小,尤其是在消除抖动,低电平方面得到很大改善,从而DATAO信号完整性得到保证。其他的内存访问各个信号的反射分析与优化也与这类似。