引言
目前,常用的信号发生器绝大部分是由模拟电路构成的,当这种模拟信号发生器用于低频信号输出往往需要的RC值很大,这样不但参数准确度难以保证,而且体积大和功耗都很大,而由数字电路构成的低频信号发生器,虽然其低频性能好但体积较大,价格较贵,而本文借助DSP运算速度高,系统集成度强的优势设计的这种信号发生器,比以前的数字式信号发生器具有速度更快,且实现更加简便。
系统原理
一般的采样型SPWM法分自然采样法和规则采样法,自然采样法是将基准正弦波与一个载波三角波相比较,由两者的交点决定开关模式的方法。由于自然采样法得到的数学模型需要解超越方程,因而并不适合微控制器进行实时控制,又因为实践检验对称波形比非对称波形在三相电的相电流中引起的谐波失真小,所以我们使用对称规则采样法作为本系统的数学模型。
这里说明一下使用TI公司的DSP芯片TMS320LF2407（以下简称2407）来产生PWM信号的原理：由于产生一个PWM信号需要有一个适合的定时器来重复产生一个与PWM周期相同的计数周期,并用一个比较寄存器来保持调制值,因此,比较寄存器的值应不断与定时寄存器的值相比较,这样,当两个值相匹配时,就会在响应的输出上产生一个转换（从低到高或从高到低）,从而产生输出脉冲,输出的开启（或关闭）时间与被调制的数值成正比,因此,改变调制数值,相关引脚上输出的脉冲信号的宽度也将随之改变。
通过TMS320LF2407的事件管理器模块可以产生一定占空比的PWM脉冲信号,而使用其中的通用定时器、全比较单元和单比较单元则均可发出PWM脉冲,由DSP的PWM口可输出一系列等幅不等宽的PWM波形信号,这些信号再经过外围一系列调理电路的变换之后,便可以得到所需要的三相交流正弦波信号了。事实上,在硬件上,DSP有两个设计一样的事件管理模块（EVA/EVB）,每一个事件管理模块都有6个PWM输出口,故可输出两组三相SPWM波,一般均可满足通常的设计需要。
系统硬件组成
基于DSP的信号发生器的硬件结构图如图1所示,它主要由DSP主控制器,输出D/A通道和人机界面等几个主要部分组成。
◇ 控制器部分
本系统采用TI公司的TMS320LF2407 DSP处理器,该器件具有外设集成度高,程序存储器容量大,A/D转换精度高,运算速度高,I/O口资源丰富等特点,芯片内部集成有32KB的FLASH程序存储器、2KB的数据/程序RAM,两个事件管理器模块（EVE和EVB）、16通道A/D转换器、看门狗定时器模块、16位的串行外设接口（SPI）模块、40个可单独编程或复用的通用输入输出引脚（GPIO）以及5个外部中断和系统监视模块。
TMS320LF2407芯片中的事件管理模块（EV）是一个非常重要的组成部分。SPWM波形的产生和输出就是由这一部分完成的,它由两个完全相同的模块（EVA和EVB）组成,每个模块都含有2个通用定时器、3个比较器、6至8个PWM发生器、3个捕获单元和2个正交脉冲编码电路（QEP）。由于TMS320LF2407有544字的双口RAM（DARAM）和2K字的单口RAM（SARAM）;而本系统的程序仅有几KB,且所用RAM也不多,因此不用考虑存储器的扩展问题,而对于TMS320LF2407的I/O扩展问题,由于TMS320LF2407器件有多达40个通用、双向的数字I/O（GPIO）引脚,且其中大多数的基本功能和一般I/O复用的引脚,而实际上,本系统只需要17路I/O信号,这样,就可以为系统剩余50%多的I/O资源,因此可以说,该方案既不算浪费系统资源,也为系统今后的升级留有余地。
◇ 输出D/A通道部分
本系统的输出通道部分主要负责实现波形的输出,此通道的入口为TMS320LF2407的PWM8口,可输出SPWM等幅脉冲波形,出口为系统的输出端,这样,经过一系列的中间环节,便可将PWM脉冲波转化为交流正弦波形,从而实现正弦波的输出,其原理框图如图2所示。
图2中的缓冲电路的作用是对PWM口输出的数字量进行缓冲,并将电压拉高到5V左右,以供后级模拟电路滤波使用。这一部分电路由两个芯片组成。一片用三态缓冲器,由于PWM口的输出为3.3V的TTL电平,这样,在设计时就应当选用输入具有5V的TTL输入,CMOS输出电平的转换芯片（如TI公司的74HCT04）;另一片则可选用TOSHIBA公司出品的光电耦合器6N137;输出端连接的5V精密稳压电源可选用BURR-BROWN公司生产的REF02型精密稳压电源,以输出标准的5V电压。
系统中的减法电路的主要作用是把0-10V直流脉动信号的转换成-5～+5V的正弦交流信号,并使其电压增益为1。设计使可利用差分式电路来实现其功能,为了简化电路,可以选用较为常用的AD公司的AD524,并将AD524接成电压跟随器的形式,同时适当的选取电阻以满足要求,此外,为了使产生的正弦波信号具有2-5mA的驱动能力,可选用AD624来构成末级的信号放大电路。AD624是高精度低噪声仪用放大器,若外接一只增益电阻,即可得到1-1000之间的任意增益值,其误差小于1%。由于AD624的建立时间只有15μs,所以它非常适宜在高速数据采集系统中使用。
◇ 人机接口部分
（1）驱动器设计
位驱动器电路由两片集成电路组成,即由位驱动的CMOS芯片和将TTL电平转换成CMOS电平的电平转换芯片组成,电平转换芯片可以和输出通道的电平转换芯片共用一片74HCT244（本部分使用4路,输出通道使用3路）,其主要作用是对DSP输出的3.3V TTL电平与5V CMOS电平进行匹配,从而带动具有CMOS电平的位驱动器,根据动态扫描显示的要求,位驱动器需要选用每路输出吸收电流都要大于200mA的芯片,因此,本设计选用了TI公司的74LS06来做LED的大电流驱动器件。
（2）键盘设计
本系统选用四个独立式按键,分别接入PF3-PF6口,并使用四个220Ω上拉电阻接VCC。所谓独立式,就是将每一个独立键按一对一地直接接到I/O输入线上,而在读键值时,直接读I/O口,每一个键的状态通过读入键值的一位（二进制位）来反应,所以这种方式也称为一维直读方式,这种方式的查键软件比较简单,但占用I/O线较多,一般在键的数量较少时采用,不过,由于DSP芯片有足够的I/O接口可供使用,因而可大大方便设计,设计时可以充分利用这一特点来连接硬件,至于按键的削抖动措施,则可在软件中完成。
系统软件设计
本系统软件可以按照模块化设计思想来编写,包括主程序、常数计算程序、占空比计算程序和相应的一些功能子程序,主程序用于调用各功能子程序、初始化变量、查询键盘、判断显示数据是否需要刷新、同时判断一个脉冲是否完成发送等工作,具体方案见图3所示的流程图。
在程序中,应在第N-1个脉冲周期里计算占空比,并在第N个脉冲周期里输出波形,这就要求在设计时要在一个脉冲周期内完成计算,如果选用20MHz的晶振,那么,在一倍频下,执行一条执行只需50ns,若输出400Hz的正弦波,即每一个周期（即2.5ms）要输出200个脉冲,这样,也就是说,一个脉冲需要12.5μs（相当于12500/50=250条指令）。而执行一个占空比的计算程序只需要几十条指令,这种算法从软件开销上考虑是可以实现的。
结束语
基于DSP实现的这种信号发生器充分发挥了DSP器件的主要性能优势,它比传统的信号发生器具有一定的独到之处,它编程灵活、操作简单,体积小巧,电路结构简单,使用方便,而且还有许多可扩展的功能,故其使用面更加宽广,鉴于DSP具有较高的性价比,且利用DSP作为主控制器来提高传统产品的性能已成为大势所趋。因此,本系统的应用对提高工程及教学实验水平具有重要的意义。