1 RS编码的实现方法
RS码是一种多进制BCH(Bose—Chaudhuri—Hocquenghem)码，在给定每个码字所具有多少冗余量的情况下，RS码具有极大的最小距离。即RS码的最小距离d、信息长度k以及码字长度n满足d=n-k+1。而RS(255 239)码是在伽罗华(Galois Field)GF(28)中运算得到的，编码器实现的关键是伽罗华域乘法器的设计。设计中的乘法是2个有限域中元素的指数相加与255取模。GF(28)编码参数如下：码长n=255;信息位个数k=239;校验位r=n-k=16;纠错能力t=8;码距d=17。生成多项式为
根据式(3)画出RS编码的电路图，如图1所示。
n-k级RS编码器主要由一组线性反馈移位寄存器和控制电路组成，其是n-k=16级编码器，亦是线性反馈寄存器的反馈系数，reg16寄存器的值与当前输入的信息码元异或得到的结果即为feedback寄存器的值。
编码步骤：
步骤1 将所有寄存器清零，开关放到1上，则239个信息码元一边依次进入除法电路，一边依次输出。
步骤2 当最后一个信息码进入电路后，将开关放到2上，第一个校验位输出。
步骤3 校验码按时钟节拍载入寄存器，并依次输出。当最后一个校验位输出时，编码结束。
2 RS编码的仿真结果及分析
设计的RS(255 239)编码器使用Verilog HDL对整个模型进行描述，以Xilinx FPGA芯片Spartan-6XC6SLX45为硬件平台进行实现，并利用ISim仿真工具对RS编码进行仿真。
设计的RS(255，239)编码器，信息位239位编码为0，1，2，…，238，则16位校验位的值为58，236，152，44，88，31，20，168，121，60，32，10，191，166，4，101。设计的RS(255，239)编码器的仿真图如图2所示，当DI_VAL=0时，输出239个信息位;当DI_VAL=1时，输出16个校验位。该编码器实现了预期的编码功能。
3 RS译码的实现方法
RS译码主要有时域译码和频域译码，时域译码一般采用BM迭代算法或欧式算法(Euclid's Algorithm)。RS译码中最重要的环节是求解关键方程，欧式算法在求解关键方程时需进行多项式次数的判断，因此造成硬件电路复杂，译码速度下降，BM迭代算法具有快速、消耗资源少、控制电路较为简单等优点。文中改进后的BM迭代原理及以该算法为基础的RS译码器的FPGA实现。RS译码可分为4步：(1)由接收到的码组计算伴随式。(2)求关键方程。(3)计算出错误图样。(4)由错误图样和接收码组计算出可能发送的码字。图3给出了RS译码器的一般步骤框图。
以上运算均可用流水线结构硬件实现。
初始化时，所有寄存器置零。经255个周期，接收完所有255个符号后，便可得到全部16个伴随式。因整个译码器采用流水线结构，所以在伴随式计算完后，产生一个时钟周期有效的“sc_done”信号，用以启动后续电路进行新的计算。由于在BM模块中，用到了A(x)与S的卷积求和，因此本模块将计算出的伴随式序列串行输出。
关键方程的计算采用BM算法，BM算法不仅在RS码的译码中起着关键作用，且也是目前已知的求序列线性复杂度最快且最佳的方法之一。该算法采用规整的脉动阵列，硬件实现更为方便。通过求解关键方程，得到A0～A8，其为后续的Chien搜索模块提供了参数。
该过程完全实现流水线结构，其中包括伴随式计算、关键方程求解、Chien搜索、Forney算法等模块并行工作。在经过295个固有延迟后，每个时钟周期均可连续输出经校正的码字。
4 RS译码的仿真结果及分析
因设计的译码器最大纠错能力为8个符号，该文设定错误情况是第140位到第147位全错，正确值为140，141，142，143，144，145，146，147，错误值为5，11，56，98，35，15，132，159，图7是输入到译码器中含8个连续错误码字的255位编码序列，图8是译码器输出全部纠错以后的编码序列，由ISim仿真波形图可知，Err_Indicator表示错误标志，设计的译码器能实现最大的纠错能力。
5 结束语
文中阐述了RS(255,239)编译码器的设计原理，并对编码器给出了在ISim中的时序仿真结果，其结果证明了该编码器设计的正确性。而在对译码器的设计中，假定出现连续8个误码的情况，并用ISim对所设计的译码器进行验证，由时序仿真结果表明，设计的RS(255,239)译码器能实现最大的纠错能力。设计的RS(255,239)编译码器达到了预定的目标，且该编译码器可应用于数据通信和数据存储系统的差错控制中。