1、对于由quartus2中block diagram/schematic file生成的原理图文件，不能直接用于第三方的仿真软件，需要将该文件 转换为verilog HDL文件，然后编译即可。
2、若编译出现如下错误：Error (10839): Verilog HDL error at cordic_inc_p2.v(12): declaring global objects is a SystemVerilog feature。和Error (10149): Verilog HDL Declaration error at cordic_inc_p2.v(11): identifier "ZIN_WIDE" is already declared in the present scope。
解决方法是:可能是在工程文件里含有专门用于参数定义的文件，其中一般使用parameter 或 define 来对各参数进行定义。然后，在其他源代源中使用 include 将此参数定义文件包含进来即可。只需要将该参数蒂尼文件从工程中移除即可，编译也不会出现问题。