ARM 于今(24)日宣布推出新款先进emBISTRx嵌入式内存测试与修复系统。该系统与ARMAdvantage及Metro内存编译器紧密整合，而该两项内存编译器均为Artisan实体层IP系列中的一员。此款ARM推出的全工嵌入式内存子系统，整合了内建自我测试(Best-in-Self-Test, BIST)及内建自我修复(Best-in-Self-Repair, BISR)IP，使Advantage与Metro系列内存在迈入45纳米、65纳米及90纳米制程时，能提高整体芯片良率、降低芯片成本、提高获利，以及增进制造测试的品质。
在纳米设计的时代，内存内容增加至数千个记忆单元(instance)，导致系统单芯片(System-on-chip, SoC)开发业者在管理功率、效能及尺寸等设计参数的管理上，面临各个方面的挑战。另一个主要的影响则是生产力的开发，以确保良率的提升及高品质的测试。
先进的ARM emBISTRx系统使用一套阶层式分散架构，有别于目前采用专属控制器支持各别内存类型的模式。ARM解决方案透过一套集中式的共享BIST/BISR 控制器，管理不同尺寸与类型的缓存器档案与内存，以及置于内存单元旁的智能型包装器。ARM整合模式的利益在于能够在控制器、包装器及内存宏间，针对测试与修复逻辑进行最佳化分割，以降低整体内存子系统占用的空间。相较于传统的设计方法，依照设计与建置方式的不同，该架构平均可减少20%至30%的系统尺寸。
此外，ARM emBISTRx解决方案有效降低了互连与配线拥塞的情况，进而节省空间并达到更快的时序收敛。这种节省空间的架构模式，使开研发业者能在有限的时间内，针对时序关键途径进行最佳化，并支持全速模式测试，以因应消费者及企业快速变迁的重要需求。
为了提高设计生产力，ARM emBISTRx系列加入一套自动化工具，能将BIST/BISR内建并整合至设计方案中，进而缩短建置时间并排除各种设计错误。ARM emBISTRx系统与ARM内存编译器紧密结合，为开发业者提供一套简单易用的解决方案，以建置ARM嵌入式内存子系统。
除了传统锁定标准内存错误类型外，ARM emBISTRx系统还包含许多算法，能侦测纳米技术中实际的硅组件瑕疵，如漏电、微弱位(weak bits)，以及其它因低良率而导致的细微反应，如短路与开路。侦测型BIST算法能减少测试失效的可能性，让高产量产品能节省数百万美元的成本。ARM emBISTRx 系统特别针对ARM的内存冗余架构进行调校，而该架构则以内存瑕疵资料、细胞单元良率(bit-cell yields)，以及相关晶圆厂的建议资料作为基础。
ARM实体IP部门行销副总裁Neal Carney表示：“当客户从90纳米转移至45纳米以下制程时，他们也面临了许多严苛的挑战，包括必须提供良率更高、测试品质更佳、且满足空间与时序限制的内存。藉由ARM emBISTRx解决方案的推出，我们提供一款空间优化的嵌入式内存子系统，紧密结合测试及修复功能，使我们的客户达成整体良率目标，并提高测试品质与利润。此款解决方案协助业者克服眼前的挑战，在精密的SoC中加入测试与修复功能，以协助客户加快产品的上市时程。”
供应时程
ARM emBISTRx 产品即将于2006年第四季问市，并将根据客户选择的内存与制程技术报价。
关于ARM(安谋国际科技股份有限公司)
ARM的先进技术为市面上各种先进数字产品的重要核心，其应用领域范围广阔，包括无线通讯、网络、消费性娱乐、影像、汽车、安全及储存等领域。ARM的完整产品线包括16/32位RISC微处理器、资料引擎、绘图处理器、数字数据库、嵌入式内存、外围设备、软件及开发工具。结合阵容庞大的合作伙伴社群，为客户提供完整、快速及可信赖的解决方案。