STM32F2/F4 DMA控制器经过精心设计，固件程序在选择合适的16-数据流X 16-通道组合时颇具灵活性。双AHB端口结构和到APB桥的直接路径，避免了DMA服务低速APB外设时CPU在AHB1访问上的暂停，减少了DMA传输总延时；在DMA控制器上实现了FIFO，使得在源和目标之间配置不同的数据宽度时更具灵活性，递增批量传输模式可以提高传输速度。
这里就STM32F2/F4的DMA编程，分享以下8点使用技巧或提示：
1.停止DMA的软件序列
要断开连接到DMA数据流请求的外设，必须：
•断开外设连接的DMA数据流，
•待DMA_SxCR寄存器的EN位复位（“0”）。
只有这样才能安全地禁止外设。
注：在这两种情况下，传输完成中断标志（DMA_LISR或DMA_HISR中的TCIF）置1将指示因数据流禁止而结束传输。
2.使能新的传输之前对DMA标志进行管理
使能新的传输之前，用户必须确定DMA_LISRDMA_HISR中的传输完成中断标志（TCIF）已清0。
一般建议，在开始新的传输之前，将DMA_LIFCR和DMA_HIFCR寄存器的所有标志位均清零。
3.使能DMA的软件序列
使能DMA时，使用下面的软件序列：
•配置适当的DMA数据流。
•使能所用的DMA数据流（设置DMA_SxCR寄存器的EN位）。
•使能所用的外设。
注：如果用户在使能相应的DMA数据流之前就使能了所用的外设，则由于DMA尚未准备好向
外设发送其所需要的数据（从存储器到外设进行传输的情况下），将会出现“FEIF”(FIFO错误中断标志）。
4. NDTR=0时，存储器到存储器传输
对DMA数据流进行配置使其实现正常模式下从存储器到存储器的传输，当NDTR达到0时，传输完成标志将置1。此时，如果用户重新置位该数据流的使能位（DMA_SxCR中的EN位），存储器到存储器的传输将自动使用最后的NDTR值再次重新触发。
5. PINC/MINC=0，DMA外设批量传输
禁止外设地址或存储器地址递增配置下的DMA批量数据传输，允许对
支持批量传输（集成FIFO）的内部或外部（FSMC）外设寻址。这种模式保证了该DMA数据流在其数据传输过程中不被其他DMA数据流中断。
6.两次映射DMA请求
当用户配置了两个（或更多）DMA数据流服务于同一个外设请求时，软件应当保证在使能新的DMA数据流之前，当前DMA数据流完全被禁止（通过轮询DMA_SxCR寄存器的EN位）。
7.最佳DMA吞吐量配置
若STM32F4xx的AHB频率不太高，而DMA为一个高速外设服务时，建议将堆栈置于CCM（CPU可通过D-bus对其直接寻址）中而不是SRAM上，否则将会在CPU和DMA访问SRAM存储器时产生额外的并发访问请求。
8. DMA传输暂停
可以随时暂停DMA传输稍后重新开始；也可以在DMA传输结束前完全停止其传输功能。分为两种情况：
•传输被中止，且后续不再从其停止点继续传输：无其他操作，仅将DMA_SxCR寄存器的EN位清零来禁止该数据流，并在EN位置位前保持等待。因此：
–DMA_SxNDTR寄存器中含有数据流停止时剩余数据项的数目，这样软件便可以确定数据流中断前已传输了多少数据项。
•暂停传输，以便稍后通过重新使能该数据流来重新开始（传输）：要从停止点重新开始该传输，软件必须在禁止数据流（EN位置“0”）后读取DMA_SxNDTR寄存器，以便获取已接收的数据项数目。然后：
–必须更新外设和/或存储器地址以调整地址指针。
–必须使用要传输的剩余数据项的数目（禁止数据流时读取的值）更新SxNDTR寄存器。
–数据流接着可以被重新使能，从停止点继续开始传输。
注：传输完成中断标志（DMA_LISR或DMA_HISR中的TCIF）置1将指示因数据流中断而结束传输。
以上内容自ST官方STM32应用笔记文档AN4031的部分内容翻译而来，有疑问或觉得需斟酌的地方，建议阅读英文版及相关STM32参考手册。该文档对STM32F4/F2的DMA及芯片总线框架做了较为详细的解说，值得一读。STM32蝶粉们可以去ST中文官网www.stmcu.com.cn搜索AN4031下载该文档。