高速PCB设计中处理关键信号的注意事项

来源:本站
导读:目前正在解读《高速PCB设计中处理关键信号的注意事项》的相关信息,《高速PCB设计中处理关键信号的注意事项》是由用户自行发布的知识型内容!下面请观看由(电工技术网 - www.9ddd.net)用户发布《高速PCB设计中处理关键信号的注意事项》的详细说明。
简介: 本文讲解的是PCB设计中处理关键信号的注意事项。

一、关键信号的识别

关键信号通常包括以下信号:时钟信号(*CLK*),复位信号(*rest*,*rst*), JTAG信号(*TCK*)

二、处理关键信号的注意事项

1. 时钟、复位、100M以上信号及一些关键的总线信号等与其他信号线布线必须满足3W原则,且不跨分割,跨分割时需尽量短,至少有一个参考平面,最好是GND,链路上过孔尽量少,提示 3W原则:边缘间距大于或等于2倍的线宽Display/segments over voids,检查跨分割。

2. 关键信号, JTAG信号的走线拓扑满足仿真报告中的要求,• JTAG信号 一般由5根测试信号,分别为:TCK、TDI、TDO,TMS,TREST#

3. 除时序要求外关键信号布局尽量短。

4. 检查JTAG信号的匹配放置的位置。

5. 所有关键信号必须使用信号本身的过孔来做ICT测试点,不允许引出stub来加测试点。

6. 时钟信号尽量走在单板内层且少打过孔,表层尽量短。关键信号不能参考12v电源平面。

提醒:《高速PCB设计中处理关键信号的注意事项》最后刷新时间 2024-03-14 00:52:02,本站为公益型个人网站,仅供个人学习和记录信息,不进行任何商业性质的盈利。如果内容、图片资源失效或内容涉及侵权,请反馈至,我们会及时处理。本站只保证内容的可读性,无法保证真实性,《高速PCB设计中处理关键信号的注意事项》该内容的真实性请自行鉴别。