（1）ERC报告管脚没有接入信号：
a. 创建封装时给管脚定义了I/O属性;
b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;
c. 创建元件时pin方向反向,必须非pin name端连线。
（2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。
（3）创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。
（4）当使用自己创建的多部分组成的元件时,千万不要使用annotate.
导读:目前正在解读《PROTEL原理图常见错误》的相关信息，《PROTEL原理图常见错误》是由用户自行发布的知识型内容！下面请观看由（电工技术网 - www.9ddd.net）用户发布《PROTEL原理图常见错误》的详细说明。
简介：本文简要介绍了PROTEL原理图中常出现的错误。
提醒：《PROTEL原理图常见错误》最后刷新时间 2024-03-14 01:15:10，本站为公益型个人网站，仅供个人学习和记录信息，不进行任何商业性质的盈利。如果内容、图片资源失效或内容涉及侵权，请反馈至，我们会及时处理。本站只保证内容的可读性，无法保证真实性，《PROTEL原理图常见错误》该内容的真实性请自行鉴别。