PCB抄板信号的完整性不是由某一单一因素引起的，而是在板级设计中的多种因素共同引起的，其主要的信号完整性问题包括反射、振铃、地弹、串扰等，下面主要介绍串扰的解决方法。
1、串扰分析：
串扰是指当信号在传输线上传播时，因电磁耦合对相邻的传输线产生不期望的电压噪声干扰。过大的串扰可能引起电路的误触发，导致系统无法正常工作。由于串扰大小与线间距成反比，与线平行长度成正比。串扰随电路负载的变化而变化，对于相同拓扑结构和布线情况，负载越大，串扰越大。串扰与信号频率成正比，在数字电路中，信号的边沿变化对串扰的影响最大，边沿变化越快，串扰越大。针对以上这些串扰的特性，可以归纳为以下几种减小串扰的方法：
1）：在可能的情况下降低信号沿的变换速率通过在器件选型的时候，在满足设计规范的同时应尽量选择慢速的器件，并且避免不同种类的信号混合使用，因为快速变换的信号对慢变换的信号有潜在的串扰危险。
2）：容性耦合和感性耦合产生的串扰随受干扰线路负载阻抗的增大而增大，所以减小负载可以减小耦合干扰的影响。
3）：在布线条件许可的情况下，尽量减小相邻传输线间的平行长度或者增大可能发生容性耦合导线之间的距离，如采用3W原则（走线间距离间隔必须是单一走线宽度的3倍或两个走线间的距离间隔必须大于单一走线宽度的2倍）。更有效的做法是在导线间用地线隔离。
4）：在相邻的信号线间插入一根地线也可以有效减小容性串扰，这根地线需要每1/4波长就接入地层。
5）：感性耦合较难抑制，要尽量降低回路数量，减小回路面积，信号回路避免共用同一段导线。
6）：相邻两层的信号层走线应垂直，尽量避免平行走线，减少层间的串扰。
7）：表层只有一个参考层面，表层布线的耦合比中间层要强，因此，对串扰比较敏感的信号尽量布在内层。
8）：通过端接，使传输线的远端和近端、终端阻抗与传输线匹配，可大大减少串扰和反射干扰。