1、半加器
在数学系统中,二进制加法器是它的基本部件之一。
半加器(半加就是只求本位的和,暂不管低位送来的进位数)的逻辑状态表
A | B | C | S |
0 | 0 | 0 | 0 |
0 | 1 | 0 | 1 |
1 | 0 | 0 | 1 |
1 | 1 | 1 | 0 |
其中,A和B是相加的两个数,S是半加和数,C是进位数。
由逻辑状态表可写出逻辑式:
由逻辑式就可画出逻辑图,如下图(a)和(b)所示,由一个“异或“门和一个”与“门组成。半加器是一种组合逻辑电路,其图形符号如下图(c)所示。
2、全加器
当多位数相加时,半加器可用于最低位求和,并给出进位数。第二位的相加有两个待加数和,还有一个来自前面低位送来的进位数.这三个数相加,得出本位和数(全加和数)和进位数.这种就是“全加“,下表为全加器的逻辑状态表。
Ai | Bi | Ci-1 | Ci | Si |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 0 | 1 |
0 | 1 | 0 | 0 | 1 |
0 | 1 | 1 | 1 | 0 |
1 | 0 | 0 | 0 | 1 |
1 | 0 | 1 | 1 | 0 |
1 | 1 | 0 | 1 | 0 |
1 | 1 | 1 | 1 | 1 |
全加器可用两个半加器和一个“或“门组成。
如上图(a)所示。和在第一个半加器中相加,得出的结果再和在第二个半加器中相加,即得出全加和。两个半加器的进位数通过”或“门输出作为本位的进位数。全加器也是一种组合逻辑电路,其图形符号如上图(b)所示。