随着这些年半导体工艺突飞猛进的发展， “高速数字设计”对广大硬件工程师来说，已经不再是一个陌生的词。从航空、雷达到汽车电子，从无线通信到有线接入，甚至在一些低端的嵌入式系统上，高速数字电路都已经在大行其道。 目前行业内已经有不少关于高速数字电路理论的好文章， 笔者就不在这上面掺和了。 本文着眼于理论和实际相结合， 所用的素材都来自笔者亲历过的案例， 相信活生生的事实，空洞的理论更有说服力，也希望能使入行不久的硬件工程师们得到他们想要的信息，今后少走弯路。由于不会对理论作过多的阐述， 因此， 本文的阅读对象应该具有一点点高速数字设计的理论基础， 请知。
【关键词】
高速数字设计 高速数字电路 案例
1、信号完整性
什么词汇在高速数字设计中出现得最多？对了，SI（Signal Integrity），也就是信号完整性。信
号完整性问题的表现形式多种多样，主要有如下种类
过冲： 当较快的信号沿驱动一段较长的走线， 而走线拓扑上又没有有效的匹配时， 往往会产生过冲。过冲带来的问题主要是“1”电平高于接收端器件的输入最大电压值(VIHmax)，或“0”电平低于接收端器件的输入最小电压值(VILmin)，这样可能给器件带来潜在的累积性伤害，缩短其工作寿命，从而影响
产品的长期稳定性。
其实， 大多数的器件允许一定的超过器件标称耐压值的瞬态过冲， 有些厂家甚至详细规定了瞬态过冲的参数，例如 Altera 的 CycloneIII 器件，其器件手册标称的最大正耐压值 VImax 值为 3.95V，但这指的是直流电平。如果是过冲的话，另有一套限制参数。怎么个限制法...