众所周知，目前FPGA厂家主流是Xilinx、Altera。一些领域还有lattice和Actel的部分份额，但整体看用户design不多。近期我们搜集FPGA工程师的一些反馈分享给大家：
1.有的工程师问ISE阶段，单数的版本没有偶数版本稳定的问题，比如ISE12.4 比ISE13.1稳定很多，是真的么？
这个可能xilinx官方也没法解答，看上去ISE的某些版本确实bug很多，于是补丁也很多，尤其在S6阶段，目前vivado一个季度出一个版本，确实稳定多了。不存在上述问题了。
2.xilinx 工具ISE对比quartus II慢（runtime很长）很多，原因是什么？
这个问题在很多器件存在，尤其是针对cyclone 对比spartan的这些小器件尤为明显，quartus II基本上按照秒计算的，ISE还是按部就班的几分钟。但是针对大器件好像没有那么明显了，尤其是vivado这一代对综合器和布局布线工具的明显提升，对runtime时间改善很大。
3.为什么我的S6设计这么不稳定？改了这里功能其它的功能受影响？
这是常见问题，尤其在逻辑资源占用较大的情况，S6因为受到器件本身的布线资源限制，在资源占用较大情况下是比较难收敛的，功能的不稳定可能还和约束以及设计本身是否合理有关系。
4.ISE里面有smartxplore种子，vivado怎么没有呢？
这个工程师都很困惑，因为很多时候我们使用ISE的这个功能还是比较容易达到时序收敛，不需要修改代码；vivado不是和ISE一个设计团队，但是vivado支持多个run 策略，我们可以同时run多个策略来选择最好的timing结果。
这个是一样的，另外我们可以使用第三方的工具，如PLunify公司的intime，对ISE和vivado都可以支持；
5. 现在通用的代码规则检查工具有哪些？
目前FPGA设计都很大，代码可能有不同的FPGA工程师编写；在代码设计习惯、风格、设计能力上都有很大差异，很多公司都已经有代码规则检查工具；帮助工程师在测试前检查问题，分析问题；目前主流的有bluepearl 、nLint、leda等。