晶振的PCB布线问题

来源:本站
导读:目前正在解读《晶振的PCB布线问题》的相关信息,《晶振的PCB布线问题》是由用户自行发布的知识型内容!下面请观看由(电工技术网 - www.9ddd.net)用户发布《晶振的PCB布线问题》的详细说明。
简介:晶振的布线问题:晶振和芯片的距离一般要尽量靠近,一般指的是无源晶振,那么有源的晶振布线有什么要求吗?有源晶振能驱动多少个芯片呢?

有源晶振也不能输出接长线

时钟源通常是系统中最严重的EMI辐射源,如果接长线,其结果是长线就成了天线,这在很多应用中是不准许的,所有时钟源都必须尽量靠近相关器件,必要时用多个时钟源,不得以下可以采用多层PCB将时钟连线屏蔽。有源晶振的输出一般是标准TTL规格,至于能驱动多少芯片要看这些芯片的特性。

时钟布哪一层?

夹心层,其上下都是覆地

但这种方法只有在不得以下为之,而且成本未必低于多时钟(多层PCB的价格明显高于双面板),要过某些强制标准的产品尽量不要这么干。

1. Crystal下不可走線,電路儘量靠近chip端。

2. trace儘量短,與其他信號需20mil間距,最好使用ground trace與其他信號隔離.

3.Crystal底下儘量不要走線. 如果實在要走線的話, 不能走線進Crystal pin腳周圍50mil之內. 尤其避免高速訊號.

晶振信号线尽可能短,需要包地(因为有噪声,本质就是怕它影响到别人,或者怕别人影响到他)。尽可能不穿孔,以为一个过孔会有0.5pF的寄生电容,另外,走线粗细要一致

提醒:《晶振的PCB布线问题》最后刷新时间 2024-03-14 00:54:13,本站为公益型个人网站,仅供个人学习和记录信息,不进行任何商业性质的盈利。如果内容、图片资源失效或内容涉及侵权,请反馈至,我们会及时处理。本站只保证内容的可读性,无法保证真实性,《晶振的PCB布线问题》该内容的真实性请自行鉴别。