降低电路产生的电磁辐射效应的PCB设计技巧

来源:本站
导读:目前正在解读《降低电路产生的电磁辐射效应的PCB设计技巧》的相关信息,《降低电路产生的电磁辐射效应的PCB设计技巧》是由用户自行发布的知识型内容!下面请观看由(电工技术网 - www.9ddd.net)用户发布《降低电路产生的电磁辐射效应的PCB设计技巧》的详细说明。
简介:文章为大家介绍了降低电路产生的电磁辐射效应的PCB设计技巧。

1、尽可能选用信号斜率(slew rate)较慢的器件,以降低信号所产生的高频成分。

2、注意高频器件摆放的位置,不要太靠近对外的连接器。

3、注意高速信号的阻抗匹配,走线层及其回流电流路径(return current path), 以减少高频的反射与辐射。

4、在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需。

5、对外的连接器附近的地可与地层做适当分割,并将连接器的地就近接到 chassis ground。

6、可适当运用 ground guard/shunt traces 在一些特别高速的信号旁。但要注意 guard/shunttraces 对走线特性阻抗的影响。

7、电源层比地层内缩 20H,H 为电源层与地层之间的距离。

提醒:《降低电路产生的电磁辐射效应的PCB设计技巧》最后刷新时间 2024-03-14 00:55:16,本站为公益型个人网站,仅供个人学习和记录信息,不进行任何商业性质的盈利。如果内容、图片资源失效或内容涉及侵权,请反馈至,我们会及时处理。本站只保证内容的可读性,无法保证真实性,《降低电路产生的电磁辐射效应的PCB设计技巧》该内容的真实性请自行鉴别。