0引言
目前,液晶显示行业得到迅速的发展,但由于液晶模块的生产不可能达到100%的成品率,或多或少地存在缺陷,目前在TFT模块的生产工艺中就有可能产生点缺陷和线缺陷等。为了及早对产品的质量进行检测,液晶测试仪器成为所有的液晶模块生产厂家的必备设备。针对此问题,设计了可以快速检查TFT模块的点缺陷和线缺陷的简易测试仪器,该测试仪主要应用于中小尺寸TFT LCD模块的快速检测。测试仪最主要的部分是为模块提供测试信号的信号源。
1TFT驱动测试原理
TFTLCD最可能产生缺陷的位置是在电路层,即TFT阵列层。TFT实际功能如同一个开关,液晶如同一个电容,当开关闭合的时候,显示信号写入液晶电容Cls,断开的时候信号保持在液晶上。存储电容Cs的作用就是让充电电压保持到下一次更新画面。图1是单一TFT等效电路图。扫描线控制TFT的栅极,来决定TFT是否选通,源信号线连接TFT的源极对液晶电容进行充电。当加在G极和S极的电压Vgs大于阈值电压Vth时，源极和漏极导通，液晶电容充电，达到显示效果；当Vgs小于阈值电压Vth的时候，TFT开关断开，液晶电容保持充电电压到下一扫描周期。
图1单一TFT等效电路图
若液晶分子长时间固定在某个电压下不变,会破坏液晶分子的旋转特性。当显示要求同一灰度的时候,可将显示电压相对于Vcom分成相同压差的正负极性,这样不管是加在液晶上的电压是正还是负,虽然液晶分子的旋转方向不同,但显示的灰度是一样的。当要求显示同一灰度的时候,通过正负电压的交替,达到显示要求,也可避免对液晶分子的破坏。目前,为了避免闪烁现象和减少功耗,大多数TFT LCD采用点翻转固定Vcom电压的驱动方式。采用固定Vcom电压方式的时候要注意馈通电压的影响。对于固定Vcom电压的驱动方式,馈通电压的形成主要来源于栅极驱动信号的变化,此变化经存储电容Cs和栅极与漏极之间的寄生电容Cgd反馈到显示电极上,影响显示电极电压正确性。为避免此影响,需要修正Vcom电压,使之对馈通电压有所补偿。图2是一般TFT模块采用的二阶驱动原理示意图。
图2二阶驱动原理
2TFT点缺陷和线缺陷产生机理TFT的结构以及驱动原理,只要分时地选通各个行的栅极,使得源信号对显示电极充电,就可以达到显示效果。但由于生产或其它各种原因,可能出现某行TFT或连接TFT栅极的驱动信号线有缺陷,不能对栅极加以正确的驱动信号,造成整个行的栅极不能控制,因而信号加不到显示电极上,通过偏振片观察的时候会发现某行有亮线,即所谓的线缺陷;当存储电容或液晶电容存在缺陷时,就可能使某个液晶电容不能充电或充电后保持的时间不足,造成显示电极上电压信号的误差,观察的时候会发现某个亮点,即所谓的点缺陷。检测线缺陷和点缺陷实际就是在液晶模块上加以变化的驱动信号,通过偏振片观察其结果来快速判断液晶模块的质量[1-2]。
根据
3测试信号的要求
为了满足对不同中小尺寸TFT模块的测试要求,测试信号源一般提供源极信号、栅极信号、栅极控制信号和公共地信号。栅极控制信号一般是直流信号, 0~25V可连续调节,此信号一般接模块的GG端(此端为测试选通使能);栅极信号幅值-15~25V可以连续调节,频率10~100Hz可变,占空比1/1 000~1/2可调,此信号接TFT的栅极;源极信号幅值±0.5V~±5V可调,频率与栅极信号相同,占空比可以调节,此信号与栅极信号相比有一个滞后时间,但高电平时间要比栅极信号保持时间长,并且具有16级灰度的变化;地信号是为液晶屏提供的一个公共端。
4测试信号的产生设计
为实现对TFT LCD的测试,就要实现上述的信号。其中栅极控制信号和公共地信号很容易实现,在此不作介绍。栅极和源极信号主要通过FPGA来实现。本文中主要介绍实现要求的频率和占空比,以及对灰度的控制。栅极信号的产生主要在FPGA中通过对给定的时钟进行分频计数的方式实现,此信号作为外部模拟开关MAX4622的选通信号,对MAX4622的两路输入信号进行选通。MAX4622的输入信号的幅值可以调节,分别在-5~0V和0~10V之间调节,MAX4622的输出信号经电路放大后作为输出,即可满足栅极信号的要求[3]。栅极信号在FPGA中的形成过程如下:根据接收到的所要实现的频率和占空比的数值,通过公式计算出输入FPGA的数值,规定fclk为输入时钟频率,要实现的频率为freq,占空比为duty,则有：
N =fclk/(freq×duty)
FPGA根据N对时钟脉冲分频计数,分为偶数和奇数的两种情况,N为偶数时比较容易实现,当N为奇数时,需要设置两个分频器,分别对时钟脉冲的上升和下降沿计数,再将这两个结果作逻辑或处理,即可得到结果为(freq×duty)的方波脉冲,再对其进行值为duty的不等分频处理,所得到的就是频率和占空比满足要求的结果。图3是仿真结果,其中m为所要实现的频率freq,n为占空比, temp2为频率为freq×duty的方波信号, clk_gate就是最终的栅极信号。其中时钟clk为2MHz,m为10Hz,n为1/20。
图3栅极信号
源极信号是通过16路模拟开关AD7506和模拟开关MAX4622产生的。AD7506是16选1的模拟转换开关,通过4位地址输入值选择1路输出。AD7506的16路输入将+5V16等分,每路通过不同的电压值代表不同的灰度等级。其选择信号也是由FPGA产生的,实现16选1的输出。该输出经过正向跟随和反向放大电路作为另一个MAX4622的一组开关(COM1和COM3)的输入,由FPGA产生的选通信号Sel1,控制正向电压或反向电压的输出,此输出和公共地又作为MAX4622另一组开关(COM2和COM4)的输入,经Sel2选通,就可得到具有16个不同正负幅值和脉冲宽度均可调的信号,此信号经过运放电路的放大即为所要求的源极信号。其中具体的实现电路如图4所示。
图4源极信号的产生电路图
其中Sel1是栅极信号经过D触发器而形成的,所以具有一定的滞后。Sel2是栅极信号经过FPGA内部的一个单稳态触发器而实现的, FPGA形成的单稳态触发器由两个D触发器和一个计数器组成,其中cp为上述的(freq×duty)方波,tr为栅极信号, Sel2即为输出信号,其高电平的时间可以根据实际需要在一定范围内随意设定,如图5所示。这样,代表不同灰度等级的交变信号就可加在TFT的源极端。