本文首先对跳频通信系统抗干扰性能进行理论分析，使用Matlab/Simulink仿真工具搭建跳频通信系统模型，仿真获得系统抗全频带干扰和抗跟踪式干扰性能。接着设计并实现了一个跳频语音通信系统，其基于FPGA和Silicon Labs公司的通用射频收发芯片Si4463。文中侧重描述了跳频语音通信系统整体设计架构，通用射频芯片Si4463的主要性能参数、外围电路以及芯片配置流程，并给出系统实现后的主要指标测试结果。本文设计的跳频语音通信系统，可以满足复杂环境下安全可靠的民用语音通信需求;同时，系统采用一种简化的基于TOD的跳频同步方案，直接使用本地计数器代替精确时间产生模块(例如GPS模块)，降低跳频同步复杂性，节约硬件资源和成本。
1 跳频抗干扰性能仿真分析
跳频通信的抗干扰能力通常用跳频处理增益来表示，而对于不同的干扰方式，跳频通信系统的跳频处理增益也不同。
1)对于全频带干扰来说，跳频处理增益为：
其中，Bs为单频点信号带宽，Bw为跳频信号总带宽。提高跳频信号总带宽并减小单频点信号带宽，可以有效提高抗全频带干扰能力。
2)对于单频带干扰来说，跳频处理增益为：
GFH=10lgN (2)
其中，N为跳频频点数。因此，增加跳频频点数，可以有效提高跳频通信抗干扰能力。
3)对于跟踪式干扰，跳频处理增益为：
其中，TH为跳频驻留时间，Tt为频率跟踪占用时间。跳频驻留时间越短，频率跟踪时间越长，则跳频处理增益越大。因此，提高跳频通信的跳速，可以有效提高抗干扰能力。
1.1 抗全频带干扰性能分析
为了分析跳频通信系统抗干扰能力，使用Matlab/Simulink仿真工具搭建跳频通信系统仿真模型(图1)，重点仿真跳频系统处于全频带干扰下的误码率和信道中信噪比的关系。
对于采用BFSK调制方式的跳频通信系统实施全频带干扰，其误码率为：
其中，Eb为信号每比特功率，No为白噪声功率谱密度，NJ为干扰噪声功率谱密度。图2给出了全频带干扰下跳频通信系统的误码率曲线。
图2可见，在干扰噪声功率较小，信噪比较大时，全频带噪声干扰对跳频通信系统的干扰并不明显，在信噪比为15 dB时，系统误码率为10-6数量级，系统语音通信基本不受影响。随着信噪比的减小，当信噪比为0d B时，系统误码率上升到23%，通信受到严重干扰。对于全频带干扰，由于干扰噪声分布在很宽的带宽范围内，所以干扰噪声功率谱密度一般较小。如果想对系统通信实现明显干扰作用，则信噪比至少在0 dB以下，这对全频带噪声干扰功率要求很高，所以跳频通信系统对全频带噪声干扰可以起到显著的抗干扰作用。
1.2 抗跟踪式干扰性能分析
对于跟踪式干扰，可以通过提高跳速提升抗干扰能力。
假如发射端到接收端的距离为d1，跟踪式干扰源距发射端和接收端分别为d2和d3，显然d1
其中，c为光速。
假设干扰信号和有用信号的路径差为30 km，则△t=100μs。若跳频通信系统跳速为10 000 hop/s，其跳隙时长为100μs，在同频干扰来到时，通信频率已经跳到下一个频点，此干扰源对跳频系统基本无效。同样以美国的JTIDS(Joint Tactieal Information Distribution Sys tem)系统为例，其跳速最高可达76 923 hop/s，只要干扰源和有用信号的路径差大于3.9 km，则跟踪式干扰对其无效。
实际系统中，对于跟踪式干扰源，其转发同频干扰肯定需要一定的响应时间，考虑该响应时间，跳频系统抗跟踪式干扰效果更好。
2 基于TOD的跳频同步原理
2.1 基于TOD的跳频同步方法
由于跳频通信的频率需要不断跳变，所以通信双方如何保持同步是跳频系统最关键的问题。采用基于时间信息(Time of Day，TOD)的跳频同步方法是基于精确时钟法、同步头法、自同步法提出的一种综合的同步方法。TOD就是跳频系统的实时时钟信息，实时时钟信息包括年、月、日、时、分、秒、毫秒、微秒等。
基于TOD的跳频同步方法通过将携带有时间信息的同步头置于跳频信号的最前面，接收端从同步头中捕获到同步信息后，调整本地跳频序列发生器，从而使收发双方实现同步。收发双方的伪随机码和产生跳频图案的方法是一致的，不同的只是时间信息TOD。TOD以每一跳的时间为单位，由于收发端的时钟精度不可能一致，经过一段时间后两者的TOD就会有差异。因此，发射端需要定期发送的同步信息，接收端可以从同步信息中提取发射端的TOD，然后修正自己的TOD。这种方法同步时间快，同步概率大，随机性能好，能够满足跳频通信的各种要求。
2.2 一种简化的基于TOD的跳频同步方法
传统的基于TOD的跳频同步方法，需要专门的绝对精确时间生成模块(例如GPS模块)，用于产生TOD。
本文提出一种简化的跳频同步方法，直接通过系统内部的计数器获得相对时间值作为TOD，降低系统跳频同步复杂性，节约硬件资源和成本。
系统发射端和接收端均具有一个分级计数器，用于生成本地TOD，通过反馈移位寄存器生成频点，并形成跳频图案。分级计数器包括时钟计数器、时隙计数器和帧计数器。时钟计数器用于记录每个时隙内的时钟个数;时隙计数器根据时钟计数器的进位标记进行计数，记录每一帧内的时隙个数;帧计数器用于记录帧号，作为本地TOD值。
系统数据帧被划分为若干个时隙进行发送，包括1个同步时隙和若干个业务时隙。同步时隙数据包中存放发射端TOD，业务时隙数据包中存放需要传输的有效语音数据。同步时隙期间，接收端接收到来自发射端的TOD，对本地TOD进行校正，对分级计数器进行清零，并使用接收到的TOD值作为反馈移位寄存器的初始值。在业务时隙期间，发射端和接收端通过各自的反馈移位寄存器移位更新频点，保证收发两端的跳频图案一致，实现跳频同步。
3 跳频语音通信系统设计与实现
3.1 系统总体结构
为实现跳频语音通信，设计一种基于FPGA和Si4463的跳频语音通信系统，图3给出了系统总体结构。
在发射端，首先通过麦克风输入语音信号，然后使用音频A/D芯片将模拟语音信号转化为数字信号，接着使用DSP对语音信号进行基于G723.1语音编码标准的编码，然后在FPGA中对数据按照帧结构进行组包、加扰、卷积编码、交织等一系列处理后通过射频芯片跳频发射出去。
在接收端，将射频芯片接收到的数据包先进行解交织、Viterbi译码和解扰处理，然后按照帧结构将数据解析出来。语音数据包通过DSP进行G723.1语音解码，并通过音频D/A芯片转化为语音后通过耳机输出。
系统采用了一种简化的基于TOD的跳频同步方法，在发射端和接收端，均通过FPGA中分级计数器生成TOD，实现跳频同步。
3.2 Si4463电路设计
系统使用Silicon Labs公司最新的高性能低功耗射频收发芯片Si4463，其主要性能参数如下：
1)频率范围：119～1 050 MHz;
2)接收灵敏度：-126dBm@500bps，-106dBm@100kbps，-88dBm@1Mbps;
3)调制方式：(G)FSK、4(G)FSK、(G)MSK、OOK;
4)最大输出功率：20 dBm;
5)低功耗：13mA@RX，18mA@TX(10dBm);
6)数据速率：100 bps～1 Mbps;
7)供电电压：1.8～3.3 V。
图4给出Si4463外围电路图。
Si4463输入端在不同频率时呈现不同的阻抗特性，为了降低输入驻波，需要使用匹配电路进行输入阻抗匹配。不同频率应用时匹配电路取值不同，实际应用可以使用矢量网络分析仪进行阻抗特性测试并进行匹配，也可以参考以下典型频率时阻抗匹配电路取值。
3.3 Si4463收发配置流程
图3可见，数据经过FPGA处理以后通过Si4463采用跳频的方式发射出去。FPGA通过SPI接口对Si4463进行配置，使用一个有限状态机模拟配置命令的顺序执行，图5给出了配置模块框图。
Si4463配置的具体流程见图6(a)、(b)所示。按照Si4463正常的工作流程，在接收数据循环中，接收端应该先将本次接收到的数据包从Si4463的FIFO中读出，然后再对Si4463配置下一个频点。为了最大限度地提高跳速，在系统接收到一包数据以后，先对Si4463配置下一个频点，然后再从Si4463的FIFO中读出这包数据。这样可以让系统读取本包数据和接收下一包数据两个过程并行进行，缩短时间，提高跳速。
3.4 系统测试结果
系统设计并实现后，进行了射频频谱、跳速及接收灵敏度等性能指标测试，以及实际环境的语音通信测试。实测获得系统主要参数如下：
1)工作频段：434 MHz，可配置;
2)调制方式：GFSK;
3)跳频频点数：16;
4)跳频总带宽：≥5 MHz;
5)跳频速率：≥150 hop/s;
6)接收灵敏度：≤-104 dBm@75 kbps。
测试结果显示，所设计的跳频语音通信系统性能指标与Si4463给出的指标相当;在实际环境测试中，语音通信性能优越，系统抗于扰性能良好，达到了系统设计各项指标要求，可以满足语音通信需求。
4 结束语
本文设计了一个跳频语音通信系统，采用了一种简化的基于TOD的跳频同步方法，并基于FPGA和Si4463实现。实测结果表明，该跳频语音通信系统主要指标符合射频收发芯片Si4463性能参数，且在实际环境测试中，语音通信性能优越，达到了系统设计目标。本文设计的跳频通信语音系统可以满足复杂电磁环境下的语音通信需求。