摘 要： 基于0.13 μm CMOS工艺，设计了一款低相位噪声宽带LC压控振荡器。采用开关电容阵列使VCO在达到宽调谐范围的同时保持了低相位噪声。采用可变容阵列提高了VCO频率调谐曲线的线性度。仿真结果表明，在1.2 V电源电压下，电路功耗为3.6 mW。频率调谐范围4.58 GHz-5.35 GHz，中心频率5 GHz，在偏离中心频率1 MHz处相位噪声为-125dBc/Hz。
0 引言
压控振荡器（Voltage-Controlled Oscillator，VCO）是锁相环中的重要组成部分，能够提供频率准确、低相位噪声的本振信号，它对锁相环的性能甚至是整个射频前端的性能都有着较大的影响。随着无线通信网络的快速发展，越来越多的射频电路需要收发机能够覆盖很宽的频率范围，同时保持较低的相位噪声性能，这无疑对压控振荡器的设计提出了更高的要求。
无线传感网广泛应用于交通、节能、环境保护、家庭网络、生物医疗等领域。本文针对2.4 GHz频段无线传感网射频收发机应用，采用0.13 μm CMOS工艺，设计了一个低相位噪声宽带LC压控振荡器。采用开关电容阵列把需要覆盖的频率调谐范围分成若干个子频段，从而降低了VCO调谐增益（Kvco），减小了相位噪声。同时采用可变电容阵列来提高频率调谐曲线的线性度，减小Kvco的变化，提高锁相环的稳定性。本文设计的压控振荡器需覆盖4.8 GHz～5.0 GHz 频段, 输出的差分信号将通过二分频电路得到四路差分正交信号供收发机使用。考虑到工艺偏差、寄生等影响，设计的目标频率范围为4.6 GHz～5.3 GHz。
1 电路设计
1.1 电路结构
在目前广泛应用的数模混合式锁相环中,主流压控振荡器的实现主要有两种结构：环形压控振荡器和LC压控振荡器。环形振荡器能获得大的调谐范围，易于集成，但是其相位噪声性能不理想，在无线通信应用中比较少。LC压控振荡器由于良好的噪声性能已成功地应用在窄带无线通信收发机中。近些年来一些宽带的CMOS LC压控振荡器相继报道出来[1-3]，通过开关电容阵列和可变电容相组合，可以得到宽的调谐范围并保持良好的相位噪声性能。
本设计中，采用开关电容阵列和可变电容阵列相组合的电路结构，并同时采用NMOS管做负阻管。电路结构如图1所示。L是片上集成电感，NMOS管M1、M2构成交叉耦合结构，提供振荡所需的负阻。M3、M4构成电流镜结构，为VCO提供偏置电流。
1.2 振荡原理
在LC 压控振荡器中，通常采用负电阻的概念来分析振荡原理。一个理想电感L和电容C组成的并联回路会在频率ωres=1处谐振。实际上电感电容都存在寄生电阻，电阻会消耗回路的能量，使振荡减弱最后停止。如果把一个与寄生电阻相等的负阻并联在谐振电路，则振荡回路会不停地振荡下去。如图2所示，RL表示由电感和电容引起的电阻损耗，RP表示由有源器件NMOS交叉耦合对提供的负阻。图3是NMOS管交叉耦合对管及其小信号等效电路。忽略NMOS管的体效应和沟道长度调制效应， 可以得到[4-5]：
如果两个NMOS管相同，即：gm1=gm2=gm，则：
当有源器件足以补偿电阻损耗时，即：RL-2/gm≥0 时，LC压控振荡器能够维持振荡，此时gm≥2/RL。
在实际芯片制造和使用过程中, 由于存在温度和工艺的变化，为了确保振荡，在设计电路时，合理选择M1、M2的尺寸及偏置电流使gm为所需值的两到三倍，以保证在各种工艺角和温度下都能起振。
1.3 电感元件
根据D.B.Lesson的相位噪声模型[6]：
QL为谐振回路的品质因数，通过公式得知提高谐振回路的Q值可以降低相位噪声。在目前的集成电路工艺中，片上电容的Q值要远大于片上电感的Q 值，因此LC谐振回路的Q值主要由片上电感决定。要得到最小的相位噪声，应该采用工作频段内高Q 值的片上电感。
本设计采用工艺库中的差分平面螺旋电感，如图4所示。差分平面螺旋电感相对普通平面螺旋电感的优点是能够利用差分电感内部的耦合，用小的面积实现大的电感值。除了可以节省版图面积外，还具有更高的Q值以及提高版图布局的对称性。
1.4 开关电容阵列
使用一个比值(Cmax/Cmin）大的MOS变容管能够实现大的频率调节范围，但是此时，压控振荡器的调谐增益Kvco很大，大的Kvco会增大整个锁相环系统的相位噪声。本文采用开关电容阵列来将整个频段划分成若干个子频段，如图5所示。一条大范围的频率调谐曲线被分成4条小范围的调谐曲线来实现，从而在保证频率范围不变的前提下减小了Kvco。相邻两条频率曲线之间要有一定的交叠范围，才能保证频率调谐的连续性。本文采用4 bits控制开关，即16个子频段。开关电容阵列如图6所示，其中C是高品质因数的MIM电容，W/L是开关MOS管的宽长比，S4-S1是控制位。每路电容值和开关MOS管的宽长比设置为二进制加权形式。VCO的振荡频率可表示为：
Cfix为固定电容，Cvar为可变电容，通过开关控制位S4-S1来控制接入振荡回路的固定电容值，从而得到多条调谐曲线。以一个控制单元为例，当控制位为高电平时，对应的固定电容接入振荡回路，此时电容的品质因数为：
Ron为开关MOS管的导通电阻，
当控制位为低电平时，MOS管漏极寄生电容会影响调谐范围。由式(7)、式(8)可知，要提高开关电容的Q值需要减小导通电阻Ron，也就是增大开关MOS管的宽长比(W/L)。但大的宽长比会增加MOS管关断时的寄生电容，从而影响电路的谐振频率，因此需要折中考虑[7]。
1.5 可变电容阵列
可变电容限制了VCO的频率调谐范围。本文所使用的0.13 μm RF CMOS工艺中提供积累型MOS管可变电容和PN结可变电容两种结构。PN结可变电容的线性度高，但是品质因数低，可调范围(Cmax/Cmin)小。本文采用N型积累型MOS管可变电容，其优点是品质因数Q值高，变容范围也比较大，但是线性度比较差。
VCO频率调谐（f-v）曲线的斜率即为调谐增益Kvco，得到：
Cvar为可变电容值，可见要减小Kvco的变化就要提高变容管C-V曲线的线性度[5]。本文将对MOS变容管C-V曲线进行仿真并对其线性度优化。图7是单个可变电容在三个不同偏置电压下的C-V特性曲线，可见单条曲线的线性范围比较小，这样VCO不能完全利用0～1.2 V的调谐范围。
本文采用图8所示的多偏置电压变容管阵列来改善单个变容管的线性度。CP为隔直电容，R是偏置电阻。这种结构的效果是三个支路的C-V调谐曲线相叠加，合理选择三个偏置电压，可以增大C-V曲线的线性范围，如图9所示。在0～1.2 V的调谐电压范围内得到了较好的线性度，使得VCO的f-v曲线更加线性，Kvco变化更小，有利于锁相环路稳定[8]。
2 仿真结果与分析
基于0.13 μm RF CMOS 1P6M工艺模型，使用安捷伦公司的射频仿真软件Advanced Design System（ADS）对电路进行优化仿真。图10为中心频率5 GHz所在子频段(开关电容控制字为0101)VCO的f-v调谐曲线，可见采用变容管阵列结构后，在0～1.2 V调谐电压范围内实现了较好的线性度。图11和图12分别是使用变容管阵列前后对Kvco的仿真，用单个变容管时Kvco的变化范围在30 MHz~156 MHz，在调谐电压范围内变化达5倍多，这会使锁相环的环路带宽变化很大，从而影响环路的稳定性。用变容管阵列结构后Kvco的变化范围在60 MHz/V~102 MHz/V，大大减小了在调谐电压范围内的变化。图13为本文所设计的VCO在中心频率5 GHz处的相位噪声仿真曲线，在１ ＭＨｚ频偏处为-125 dBc/Hz，满足低相位噪声设计的要求。
3 总结
采用0.13 μm RF CMOS工艺设计了一款频率覆盖范围为4.58 GHz～5.35 GHz的宽带压控振荡器。使用开关电容阵列有效地减小了调谐增益Kvco，降低了VCO的相位噪声。采用可变电容阵列减小了Kvco的变化从而提高了锁相环系统的稳定性。该VCO相位噪声性能良好，可以应用到无线传感网射频前端。
参考文献
[1] BERNY A D，NIKNEJAD A M，MEYER R G.A 1.8-GHz LC VCO with 1.3-GHz tuning range and digital amplitude calibration[J].IEEE J.Solid-State Circuits，2005，40(4).
[2] FONG N H W，PLOUCHART J O，et al，Design of wide-band CMOS VCO for multiband wireless LAN applications[J].J.Solid-State Circuits，2003，38(8).
[3] KIM J，SHIN J，et al，A wide-band CMOS LC VCO with linearized coarse tuning characteristics[J].Circuits and Systems II，2008，55(5).
[4] RAZAVI B．模拟CMOS基础电路设计[M]．陈贵灿，译．西安：西安交通大学出版社，2003.
[5] 袁璐．宽带电感电容压控振荡器的研究与设计[Ｄ]．上海：复旦大学，2008.
[6] LEESON D B．A simplemodel of feedback oscillator noises spectrum[J]．Proceedings of the IEEE，1996，54(2)：329-330.
[7] KRAL A，BEHBAHANI F，ABIDI A A，RF-CMOS oscillators with switched tuning[C].IEEE Custom Integrated Circuits Conference，1998：555-558.
[8] MIRAI J，DIVELJ T.Distributed MOS varactor biasing forVCO gain equalization in 0.13 pm CMOS technology[J].IEEE Radio Frequency Integrated Circuits Symposium，2004：131-134.