PCB设计时DDR线宽和阻抗是怎样确定下来的呢？
让我们通一个具体的项目来学习一下。
以上某个开发板原厂给出的PCB设计要求。PCB采用的是6层板的叠板设计，1.6MM的板厚。内层采用了两块4MIL含铜的芯板压合而成，芯板之间填充了一块不含铜的芯板和两块半固化片2116，主要是为了调节出1.6MM的板厚。1到2层和6到5层填充的是半固化片1080，压合后的厚度是2.7MIL。
在网上找了一下芯板和半固化片的资料，和原厂给出来的参数，基本上吻合。
确认好原厂给出来的信息后，我们来用软件算一下，线宽和阻抗是不是都能对得上。
走在外层的DDR3信号传输线线宽3.5Mil,到参考平面高度是2.7Mil，构成的阻抗是55Ohm。用软件验证如下：
由软件算出来的是49.27Ohm，和原厂给出来的55Ohm有一些出入。
走在外层的DDR3差分信号传输线线宽4Mil,到参考平面高度是2.7Mil，构成的阻抗是100Ohm。用软件验证如下：
由软件算出来的是89.9Ohm，和原厂给出来的100Ohm有一些出入。
通过上面的方法，我们大概知道了DDR线宽和阻抗是怎样确定下来的。以后我们自己设计DDR的时候，就可以用这种方法来确定DDR的线宽，PCB板叠层情况，使我们设计出来的板性能更好，更稳定。