1、时钟线是EMC影响最大的因素之一，其应少打过孔，尽量避免和其它信号线并行走线，且应远离一般信号线，避免对信号线的干扰；
2、时钟信号线源端匹配电组要靠近CLKGNE芯片放置；
3、CLK IC的POWER PIN要有相应的滤波去藕电容，电容不能摆放太远；
4、CLK信号线要按照相应Design Guide的要求做长度处理；
5、对于很多芯片都有参考的晶体振荡器，这些晶振下方也不应走线，要铺铜隔离。同时可将晶振外壳接地；
6、如果板上有专门的时钟发生芯片，其下方不可走线，应在其下方铺铜，必要时还可以对其专门割地；
7、应避开板上的电源部分，以防止电源和时钟互相干扰；
8、当一块电路板上用到多个不同频率的时钟时，两根不同频率的时钟线不可并行走线；
9、时钟信号线要远离I/O信号线；
10、时钟信号线在可连接线连接器附近时，理想距离为40-80MIL；
11、时钟信号线在电源连接器附近时，理想距离40-200MIL；
12、时钟信号线在I/O连接器附近时，理想距离100-300MIL，防止高频时钟耦合到输出的cable线上并沿线发射出去，以产生EMI问题；
13、时钟信号线和相邻布线层的铜箔要做到（6-18MIL）；
14、时钟信号线离板边要75—100MIL。