VHDL 的英文全名是 Very-High-Speed Integrated Circuit Hardware Description Language。1987 年底VHDL被 IEEE 和美国国防部确认为标准硬件描述语言。
1993年IEEE对VHDL进行了修订从更高的抽象层次和系统描述能力上扩展VHDL的内容公布了新版本的VHDL即IEEE标准的1076-1993版本简称93版。现在VHDL和Verilog作为IEEE的工业标准硬件描述语言又得到众多EDA公司的支持在电子工程领域已成为事实上的通用硬件描述语言。有专家认为在新的世纪中VHDL于Verilog语言将承担起大部分的数字系统设计任务。
VHDL主要用于描述数字系统的结构行为功能和接口。除了含有许多具有硬件特征的语句外VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。
一个完整的VHDL程序包含实体（entity）、结构体 （architecture）、配置（configuration）、包集合 （package）、库（library）5个部分。 实体主要是用于描述和外部设备的接口信号； 构造体用于描述系统的具体逻辑行为功能； 包存放设计使用到的公共的数据类型、常数和子程序 等； 配置用来从库中选择所需单元来组成系统设计的不同 版本； 库存放已经编译的实体、构造体、包集合和配置等。
VHDL的程序结构特点：将一项工程设计或称设计实体可以是一个元件一个电路模块或一个系统分成外部或称可是部分,及端口)和内部或称不可视部分既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后一旦其内部开发完成后其他的设计就可以直接调用这个实体。
VHDL语言基础—端口说明：双向模式可以代替输入模式、输出模式和缓冲模式。 在设计实体的数据流中，有些数据是双向的，数据可 以流入该设计实体，也有数据从设计实体流出，这时需要 将端口模式设计为双向端口。 双向模式的端口允许引入内部反馈，所以双向模式端 口还可以作为缓冲模式用。由上述分析可见，双向端口是 一个完备的端口模式。
VHDL语言主要有三种描述风格： 行为描述; 数据流（RTL寄存器传输）描述; 结构描述; 这三种描述方式从不同角度对硬件系统进行描述。一 般情况下，行为描述用于模型仿真和功能仿真；而RTL描 述和结构描述可以进行逻辑综合。
自IEEE公布了VHDL的标准版本IEEE-1076简称87版)之后各EDA公司相继推出了自己的VHDL设计环境或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受并逐步取代了原有的非标准的硬件描述语言。