采用噪声抵消技术的高增益CMOS宽带LNA设计

来源:本站
导读:目前正在解读《采用噪声抵消技术的高增益CMOS宽带LNA设计》的相关信息,《采用噪声抵消技术的高增益CMOS宽带LNA设计》是由用户自行发布的知识型内容!下面请观看由(电工技术网 - www.9ddd.net)用户发布《采用噪声抵消技术的高增益CMOS宽带LNA设计》的详细说明。
简介:设计了一种面向多频段应用的CMOS宽带低噪声放大器。采用噪声抵消技术以及局部负反馈结构,引入栅极电感补偿高频的增益损失,电路具有高增益、低噪声的特点,并且具有平坦的通带增益。

摘 要:设计了一种面向多频段应用的CMOS宽带低噪声放大器。采用噪声抵消技术以及局部负反馈结构,引入栅极电感补偿高频的增益损失,电路具有高增益、低噪声的特点,并且具有平坦的通带增益。设计采用UMC 0.18 μm工艺,后仿真显示:在1.8 V供电电压下,LNA的直流功耗约为9.45 mW,电路的最大增益约为23 dB,3 dB频带范围为0.1 GHz~1.35 GHz,3 dB带宽内的噪声约为1.7 dB~5 dB;在1 V供电电压下,电路依然能够保持较高的性能。

宽带射频通信系统是近年来研究的热点之一,它具有更高的集成度和更小的功耗。宽带低噪声放大器(LNA)作为宽带接收系统的第一级,对宽带接收系统的整体性能起着重要的作用。宽带LNA常常采用LC滤波器进行宽带阻抗匹配,但对于频率较低的射频频段而言,采用LC滤波器需要引入很多的高品质电感,这将给设计带来很多困难。所以这些频段的宽带LNA设计通常采用其他结构,并使用如噪声抵消技术等噪声优化方法来改善噪声性能。

UHF RFID常见的工作频段有2.4 GHz、860 MHz~960 MHz以及433 MHz等。相比于2.4 GHz频段,860 MHz~960 MHz和433 MHz频段通常具有更远的通信距离,这些频段在一些中远距离的识别和传输中有着较为广泛的应用。本文面向860 MHz~960 MHz、433 MHz等频段的RFID应用设计了一种CMOS宽带LNA,设计中采用了噪声抵消技术和局部有源反馈结构,并引入了电感补偿,实现了一个高增益、低噪声并具有很好的增益平坦度的CMOS宽带低噪声放大器。

1 宽带低噪声放大器的设计

1.1 并联负反馈结构

并联负反馈结构的放大器是一种常见的宽带低噪声放大器结构,这种结构可以在较宽的频带内保持较好的阻抗匹配。并联负反馈通常有两类实现方式:一类是通过电阻实现负反馈,这类电路的结构简单,面积开销较小,虽然其噪声性能较差,但在一些宽带电路中仍有所应用[1];另一类电路通常采用源跟随器进行有源负反馈,这种结构阻抗匹配自由度更高,噪声性能较好,是宽带LNA设计中的常见电路结构[2]。图1为这两种并联负反馈电路的示意图。

采用噪声抵消技术的高增益CMOS宽带LNA设计

1.2 噪声抵消技术

许多宽带匹配技术是通过输入级晶体管的跨导实现阻抗匹配的,这限制了匹配级的跨导,导致这类电路的噪声性能受到限制。噪声抵消技术能够有效改善这类电路的噪声性能。图2所示为常见的噪声抵消电路结构[3-4]。图中,M1都是匹配级晶体管,它们的输入阻抗都可以近似表示为Rin=1/gm(gm为跨导);M2构成了噪声抵消级,它将M1在输入端所产生的噪声和输入信号一起放大,在输出端获得可以与匹配级输出信号相加的信号以及与匹配级输出噪声相抵消的噪声。通过调整M2的放大倍数,可以实现M1噪声的完全抵消,使电路的主要噪声由跨导较大的M2决定,能够大幅降低电路的噪声系数。

采用噪声抵消技术的高增益CMOS宽带LNA设计

NMOS和PMOS构成电路复用结构,该结构可以提高电流的利用效率,降低电路的功耗。并联负反馈从共源共栅电路的M2(M2n和M2p)和M3的中间引出,构成局部反馈,可以在一定程度上改善电路的阻抗匹配,并提高设计的自由度。电路中还引入了栅极电感Lg,以补偿高频增益的衰减。输出端通过Buffer将输出阻抗匹配至50 Ω。

在低频下,忽略寄生电容以及电感的作用,该电路的输入阻抗可以表示为:

采用噪声抵消技术的高增益CMOS宽带LNA设计

采用噪声抵消技术的高增益CMOS宽带LNA设计

2 电路的仿真结果及分析

2.1 电路的前仿真结果及参数分析

电路的设计与前仿真使用Cadence软件,采用UMC 0.18 μm标准CMOS工艺库进行设计。通过对电路的调试与仿真,验证了上一节中对电路各项参数的分析。在1.8 V的供电电压下,电路中LNA的直流电流约为5.25 mA,功耗约为9.45 mW。在保持主要晶体管过驱动电压基本不变的情况下,将电压降至1 V,电路中LNA的功耗约为4.25 mW。图4为电路主要参数的前仿真结果,其中对有无Lg的情况和不同供电电压下的结果进行了对比。

图4(a)中的增益(S21)曲线显示,在1.8 V的供电电压下,没有Lg时,其增益在300 MHz附近达到最高点,之后便随着频率的增加呈明显的下降趋势。而增加Lg后电路的高频增益明显提高,电路在通频带内具有比较平坦的增益,同时也提高了电路的带宽,这与上一节中的分析结果一致。在前仿真中,1.8 V供电电压下,电路的最大增益约为23 dB,若考虑Buffer带来的6 dB衰减, 则LNA的增益可以达到29 dB,3 dB频带范围约为0.1 GHz~1.7 GHz,其中0.2 GHz~1.4 GHz范围内增益较为平坦。而在1 V供电电压下,电路的最大增益降至19 dB,下降约4 dB。

采用噪声抵消技术的高增益CMOS宽带LNA设计

图4(a)中的噪声曲线表明,Lg的引入还可以改善电路的高频噪声。1.8 V供电电压下,相比于无Lg的情况,增加Lg后3 dB带宽内的最小噪声由2.1 dB降至约1.3 dB。根据前仿真结果,电源电压1.8 V时,电路在3 dB带宽内的噪声约为1.4 dB~4 dB,其中433 MHz处的噪声约为2.2 dB,860 MHz~960 MHz范围内的噪声约为1.5 dB~1.6 dB;当电压降至1 V后,噪声增加了约0.5 dB~1 dB,3 dB带宽内的噪声系数约为1.8 dB~5 dB,其中433 MHz处的噪声约为2.8 dB,860 MHz~960 MHz范围内的噪声约为1.9 dB~2.1 dB。可以看出,在低电压供电的情况下,电路仍能表现出较好的噪声性能,说明该电路也可以用于低功耗、低噪声放大器的设计。

从图4(b)中可以看出,Lg的引入会造成高频阻抗匹配明显变差,这一影响也与上一节中的分析相一致。这就使高频阻抗匹配与高频增益产生了矛盾,设计时需要在增益、带宽与输入匹配之间进行折衷,本设计中选择牺牲一定的高频阻抗匹配来获得较好的增益和噪声性能。从图4(b)中还可以看到,低电压下低频阻抗匹配有所下降,这是因为降低电源电压后,电路的工作点有小幅的偏移,各晶体管的gm有一定的变化,导致低频输入阻抗有所变化。

2.2 电路的版图及后仿真结果

本设计中的LNA采用UMC 0.18 μm工艺设计,版图面积为0.67 mm×0.61 mm。使用Calibre软件提取版图中的寄生电阻、电容以及电感等参数,然后使用Spectre仿真器完成后仿真,后仿真的结果如图5所示。由于版图中存在寄生效应,后仿真结果明显下降。其中,寄生电容对电路性能的影响较大。布线带来的寄生电容使得电路的总电容明显增加,导致电路的高频增益下降更快,为了补偿这部分寄生电容的影响,后仿真时Lg的取值比前仿真稍大。

采用噪声抵消技术的高增益CMOS宽带LNA设计

电路的后仿真结果显示,在1.8 V电压下,最大增益下降至22 dB左右,3 dB频带范围约为0.1 GHz~1.35 GHz,其中0.2 GHz~1.2 GHz范围内的增益比较平坦,增益和带宽相比于前仿真都有所下降;电路的噪声系数在后仿真中也有明显的上升,3 dB带宽内的噪声系数约为1.7 dB~5 dB,其中433 MHz处的噪声约为2.5 dB,860 MHz~960 MHz范围内的噪声约为1.75 dB~1.85 dB。而在1 V电压下,最大增益下降至18.3 dB左右,3 dB带宽内的噪声系数约为2.1 dB~5.7 dB,其中433 MHz处的噪声约为3.1 dB,860 MHz~960 MHz范围内的噪声约为2.15 dB~2.25 dB。后仿真结果表明,本设计电路具有较高的增益和较好的宽带噪声性能,并且在低电压下也能表现出很好的性能。

本文设计的CMOS宽带低噪声放大器采用了噪声抵消技术和局部有源反馈结构,并且引入了电感补偿。该电路结构的特点是噪声低,增益高,通带内增益平坦,且该电路在低电压下工作时同样具有较高的增益和较低的噪声,可以应用于低功耗宽带LNA电路。设计采用UMC 0.18 μm工艺,根据后仿真结果,电路在1.8 V和1 V的供电电压下均能表现出较好的增益、带宽和噪声性能。本文所设计的电路结构可以满足多频段的RFID应用需求,并且为宽带低噪声放大器的低功耗设计提供了参考。

参考文献

[1] PERUMANA B G,ZHAN J H C,TAYLOR S S,et al. Resistive-feedback CMOS low-noise amplifiers for multiband applications[J].IEEE Transactions on Microwave Theory and Techniques,2008,56(5):1218-1225.

[2] BORREMANS J,WAMBACQ P,SOENS C,et al.Low-area active-feedback low-noise amplifier design in scaled digital CMOS[J].IEEE Journal of Solid-State Circuits,2008,43(11):2422-2433.

[3] BRUCCOLERI F,KLUMPERINK E A M,NAUTA B.Wide-band CMOS low-noise amplifier exploiting thermal noise canceling[J].IEEE Journal of Solid-State Circuits,2004,39(2):275-282.

[4] BLAAKMEER S C,KLUMPERINK E A M,LEENAERTS D M W,et al.Wideband balun-LNA with simultaneous output balancing,noise-canceling and distortion-canceling[J].IEEE Journal of Solid-State Circuits,2008,43(6):1341-1350.

[5] WANG H R,ZHANG L,YU Z P.A wideband inductorless LNA with local feedback and noise cancelling for low-power low-voltage applications[J].IEEE Transactions on Circuits and Systems I-Regular Papers,2010,57(8):1993-2005.

[6] LEE H C,WANG C S,WANG C K.A 0.2-2.6 GHz wideband noise-reduction gm-boosted LNA[J].IEEE Microwave and Wireless Components Letters,2012,22(5):269-271.

提醒:《采用噪声抵消技术的高增益CMOS宽带LNA设计》最后刷新时间 2024-03-14 00:56:48,本站为公益型个人网站,仅供个人学习和记录信息,不进行任何商业性质的盈利。如果内容、图片资源失效或内容涉及侵权,请反馈至,我们会及时处理。本站只保证内容的可读性,无法保证真实性,《采用噪声抵消技术的高增益CMOS宽带LNA设计》该内容的真实性请自行鉴别。