摘 要：为了在更高的电源电压下工作，并便于匹配网络的设计，电路采用两级共源共栅架构。采用自偏置技术放宽功放的热载流子降低的限制并减小采用厚栅晶体管所带来的较差的射频性能。同时使用带隙基准产生一个稳定且独立于工艺和温度变化的直流基准。采用SMIC 0.18 μm RFCMOS工艺进行设计，该功率放大器的中心工作频率为2.45 GHz，并利用Cadence公司的spectreRF进行仿真。仿真结果显示，在3.3 V工作电压下，最大输出功率为30.68 dBm，1 dB压缩点处输出功率为28.21 dBm，功率附加效率PAE为30.26%。所设计的版图面积为1.5 mm×1 mm。
近年来随着无线通信的快速发展，WLAN已经广泛应用于手机、掌上电脑、家庭娱乐设备中。射频功率放大器（PA）用于射频电路的发射端，以高线性、高效率以及输出大功率为目的，它消耗了电路大部分的功率，决定着整个通信系统的性能[1]。对于WLAN PA中的应用而言，线性度是一个很关键的因素。802.11g标准采用正交频分复用（OFDM）调制技术，OFDM信号所具有的大的峰均功率比，要求PA具有很高的线性度。
与GaAs、BiCMOS、SiGe等工艺相比，硅CMOS工艺成本最低，集成度最高，采用CMOS工艺能实现射频部分与基带部分很好地集成为片上系统。同时随着CMOS工艺技术的发展，晶体管的特征尺寸越来越小，特征频率越来越高，晶体管能够提供更高的增益和更低的噪声[2]。
带隙基准源受电源电压变化的影响非常小，它具备高稳定度、低噪声、低温漂等优点，广泛应用于大规模集成电路和数模混合电路中[3]。对射频功放而言，直流偏置的任何偏差都会严重地影响功放的线性度、温漂及输出功率，因此电压或电流基准必不可少。
1 功率放大器的电路设计
一个典型的PA通常包括输入匹配网络、放大电路、直流偏置和输出匹配网络，如图1所示。匹配网络主要用于减小有害反射，从而增加输出功率；直流偏置主要为放大电路提供静态工作点并抑制温度变化给晶体管带来的影响[4]。
功率放大器采用SMIC 0.18 μm RF CMOS工艺设计，电源电压为3.3 V，工作频率为2.45 GHz。放大器采用两级共源共栅(cascode)结构，两级放大器均采用class AB偏置，在获得较好线性度的同时也有较高的效率。设计采用电流镜为两级放大电路提供静态偏置电流，该电流镜由带隙基准电路产生。功率放大器的原理图如图2所示。
1.1 输出级电路设计
输出级电路以及输出匹配网络的设计能极大地影响PA的输出功率、效率等指标。基于CMOS工艺所设计的PA常遇到两个问题：栅氧化层击穿和热载流子效应。栅氧化层击穿限制了晶体管漏极点的电压，热载流子效应会增加晶体管的阈值电压并能显著降低器件的性能。采用cascode结构能有效地降低晶体管的氧化层击穿电压和热载流子效应。与共源结构相比，cascode结构能承受更高的电源电压和更大的输出阻抗，同时有更大的功率增益并能提供更好的输入/输出间的隔离度[5]，能方便地设计匹配网络。共栅管采用R-C自偏置网络，它能有效地降低共栅管的栅极电压对共源管漏极电压的限制，使得共源管能获得更大的信号摆幅[6]。在图2中，M2、M3构成了cascode结构，R4、C10组成了共栅管自偏置网络。
由P=V2DD/2Ropt找到能使功放输出预定功率的最佳负载阻抗Ropt，通过优化晶体管的W/L、偏置电流大小以及Ropt来调整输出功率，在调整和优化的过程中也要兼顾线性度和效率的要求。
1.2 驱动级电路设计
驱动级主要对输入的射频信号进行放大并为输出级提供足够的功率来驱动输出级工作。驱动级也采用cascode和自偏置结构。设计时要充分考虑稳定性问题，尤其是低频处的稳定性。在共源管的栅极串联一个小电阻以提高功率放大器工作的稳定性[7]，该电阻降低了匹配网路的Q值，增加了信号的带宽，同时也降低了驱动级的增益，进一步提高了功放的线性度。在图2中，M0、M1构成了cascode结构，R3、C8组成了共栅管自偏置网络。
1.3 偏置电路的设计
带隙基准源的工作原理是在正温度系数的电压上叠加一个负温度系数的电压，使这两个温度系数相互抵消，从而使电路的输出与温度无关。工作在有源区的双极型晶体管的基极-发射极电压VBE随温度升高而下降，拥有负的温度系数；两个有不同集电极电流密度的双极型晶体管的基极-发射极电压之差?驻VBE随温度升高而增大，拥有正的温度系数。将VBE与?驻VBE以适当权重相加即可得到零温度系数[8]。图2所示的Ibias1、Ibias2通过带隙基准电路产生，因此Ibias1、Ibias2具有良好的抗温漂性能以及噪声抑制性能，并能很好地改善功放的线性度。
1.4 匹配网络的设计
匹配网络通常采用从后往前的设计方式。首先设计输出匹配网络，由设计指标得到能使功放输出预定功率最佳的负载阻抗Ropt2，然后将Ropt2变换到负载阻抗，实现最大功率输出。如图2所示，C5、C6、L3、L5为输出匹配网络。在设计级间匹配网络时，同样需要找出能使驱动级输出预定功率最佳的负载阻抗Ropt1，然后将输出级的输入阻抗变换到Ropt1，实现最大功率传输。C3、C4、L2、L4为级间匹配网络。最后设计输入匹配电路，使驱动级的输入阻抗与源阻抗50 ?赘匹配，C1、L1、C2为输入匹配网络。
2 版图与仿真结果
版图设计采用Cadence Virtuso工具。在设计中要尽量实现紧凑、合理的布局走线,同时也要充分考虑各种寄生效应,因为这些寄生效应会对PA的性能产生重要影响。为实现完整的射频收发功能，设计时将PA、低噪声放大器(LNA)、CMOS控制模块集成在同一个版图上来构成射频前端芯片。本设计的射频前端芯片的面积为1.5 mm×1 mm。
采用Cadence SpectreRF对电路进行仿真和优化。在考虑了ESD、键合线电感以及焊盘等因素影响后得到以下仿真结果。
图3为功放的输出功率和功率增益随输入功率的变化曲线，当输入功率在-30 dBm～-9 dBm范围内时，功放的功率增益约为33.28 dB。放大器的饱和输出功率达到30.68 dBm，可见功放具有很高的输出功率，可满足WLAN室外大功率、远距离的应用。
图4所示为功放的输出1 dB压缩点和三阶交调点随输入功率变化的曲线，在1 dB压缩点处，输入功率为-3.76 dBm，输出功率为28.21 dBm；三阶交调点处输出功率为39.33 dBm，可见PA具有很好的线性度。
图5是功率附加效率(PAE)随输入功率变化的曲线，在1 dB压缩点处，PAE约为30.26%。
表1概括了本电路的性能参数以及与参考文献中其他电路的对比。由表可见，本电路在功率增益、输出1 dB压缩点、PAE方面均有明显优势。
设计采用了SMIC 0.18 μm RF CMOS工艺模型。放大电路采用两级cascode自偏置的架构，采用带隙基准为放大器提供偏置，通过调整和优化晶体管的W/L、偏置电流以及最佳负载阻抗的值，可有效提高电路的输出功率及线性度。仿真结果表明，小信号功率增益为33.28 dB，放大器的饱和输出功率为30.68 dBm；在1 dB压缩点处输出功率为28.21 dBm，PAE为30.26%，可应用于WLAN 802.11b/g高功率高线性射频发射系统中。
参考文献
[1] 杨柯，王志功，李智群.0.18 μm CMOS工艺5 GHz WLAN 功率放大器的设计[D].南京：东南大学，2006.
[2] 池保勇，余志平，石秉学.CMOS射频集成电路分析与设计[M].北京：清华大学出版社，2006.
[3] 陈双文，刘章发.0.18 μm CMOS带隙基准电压源的设计[J].电子技术应用，2011，37(3)：51-52.
[4] LUDWIG R，BRETCHKO P.射频电路设计-理论与应用[M]. 北京：电子工业出版社，2011.
[5] Qian Yongbing，Li Wenyuan，Wang Zhigong.2.4 GHz 0.18 μm CMOS highly linear power amplifier[C].The 2010 International Conference on Advanced Technologies for Communications，2010：210-211.
[6] SOWLATI T，LEENAERTS D M W.A 2.4 GHz 0.18 μm CMOS self-biased cascade power amplifier[J].IEEE Jourcal of Solid-State Circuits，2003，38(8)：1318-1324.
[7] KANG J，YOON J，MIN K，et al.A highly linear and efficient differential CMOS power amplifier with harmonic control[J].IEEE Journal of Solid-State Circuits，2006，41(6)：1314-1321.
[8] DEY A，BHATTACHARYYA T K.Design of a CMOS bandgap reference with low temperature coefficient and high power supply rejection performance[J].International Journal of VLSI Design & Communication Systems(VLSICS)，2011，2(3)：139-150.
[9] 秦国宾，王宁章.2.4 GHz CMOS线性功率放大器设计[J].通信技术，2010，43(9)：170-172.
[10] 阮颖，陈磊，田亮，等.基于0.18 μm SiGe BiCMOS工艺的高线性射频功率放大器[J].微电子学，2010，40（4）：469-472.