中文版Verilog HDL简明教程-1 Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外,Verilog HDL语言提供了编程语言接口,通过该接口可以在模拟、验证期间从设计外部访问设计,... 2023-06-13 中文版verilogHDL简明教程硬件描述语言文章硬件设计EDA软件
嵌入式系统设计的三个层次 一、嵌入式系统设计方法变化的背景嵌入式系统设计方法的演化总的来说是因为应用需求的牵引和IT技术的推动。随着微电子技术的不断创新和发展，大规模集成电路的集成度和工艺水平不断提高。硅材料与人类智慧的结合，生产出大批量的低成本、高可靠性和高精度的微电子结构模块，推... 2023-06-13 嵌入式系统硬件描述语言EDA软IP内核硬IP内核文章技术应用嵌入式开发
嵌入式系统设计方法的演化——从单片机到单片系统 一、 嵌入式系统设计方法变化的背景嵌入式系统设计方法的演化总的来说是因为应用需求的牵引和IT技术的推动。1 随着微电子技术的不断创新和发展，大规模集成电路的集成度和工艺水平不断提高。硅材料与人类智慧的结合，生产出大批量的低成本、高可靠性和高精度的微电子 结构模... 2023-06-13 嵌入式系统单片系统硬件描述语言文章软件开发嵌入式OS
vhdl语言编写的9秒倒计时器 VHDL全名Very-High-Speed Integrated Circuit Hardware DescripTIon Language，诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言 。自IEEE-1076（简称87版）之后，各EDA公司相继推出自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。1993年，IEEE对VHD... 2023-06-13 VHDL语言倒计时器硬件描述语言文章硬件设计EDA软件
