跟着我从零开始入门FPGA之（时序逻辑设计) 所谓时序逻辑，简而言之，就是CLK驱动，不来时钟不干活，同时能自我保持。最简单的例子，跑马灯model led_led(input rst, input clk, output out0, output out1, output out2, output out3);reg ary[3:0];assign out0 = ary[0];assign out1 = ary[1];assig... 2023-06-13 时序逻辑设计FPGA文章单片机
