FPGA设计流程指南 – Verilog HDL设计 Verilog HDL设计基于将来设计转向ASIC的方便，本部门的设计统一采用Verilog HDL，但针对混合设计和混合仿真的趋势，所有开发人员也应能读懂VHDL。Verilog HDL的学习可参考[1][2]。2.1 编程风格（Coding Style）要求2.1.1 文件（1）每个模块（module）一般应存在于单独的源文件中，通常源文件... 2023-06-13 硬件设计EDA设计FPGA文章EDA软件
给MCU工程师详解FPGA硬件属性 我的许多朋友都是经验丰富的嵌入式设计工程师，但他们都是微控制器(MCU)背景，因此对于FPGA是什么以及FPGA能做什么只有一个模糊的概念。如果问急了，他们会说“你可以通过配置FPGA让它做不同的事情”诸如此类的话，但他们真的不是很清楚FPGA里面有什么，或者如何在设计... 2023-06-13 硬件设计EDA设计FPGA文章EDA软件
硬件描述语言verilog hdl基础知识 硬件描述语言Verilog HDL类似于高级程序设计语言（如C语言等），它是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示更复杂的数字逻辑系统所完成的逻辑功能。人们还可以用HDL编写设计说明文档，这种文档易于存储和修改，适用于... 2023-06-13 硬件设计EDA设计VHDL文章EDA软件
