零基础学FPGA（十四）精简指令集RISC_CPU设计精讲 然而设计并没有像我想象的那么简单，代码设计好之后还要经过仿真，时序约束，仿真总体来说还好，但是时序约束我接触的很少，于是又去学时序约束方面的知识，由于控制SDRAM时钟跑到了100MHZ，时序约束对这个设计来说可以算是关键部分了，之前的设计由于对时序要求的不高，所以不用约束就可... 2023-06-13 零基础FPGARISC_CPU文章单片机
