1.原理图常见错误： （1）ERC报告管脚没有接入信号： a. 创建封装时给管脚定义了I/O属性； b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上； c. 创建元件时pin方向反向，必须非pin name端连线。 （2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。 （3）创建的工程文件网...
1、走线很细，不是设定值 有时将预拉线布好线后，所布的线变成了一根很细的线而不是我们所设定的线宽，但是查看它的属性也还是一样的最小线宽显示值的设定大于route线宽。setup--preferences--global--minimum display 或者使用 R X 这个快捷命令，X表示需要设定的值2、关于线...
