利用高带宽混合信号示波器进行DDR验证和调试 DDR存储器，也称双倍数据率同步动态随机存储器，常用于高级嵌入式电路系统的设计，包括计算机、交通运输、家庭娱乐系统、医疗设备和消费类电子产品。DDR的广泛采用也推动着DDR存储器自身的研发，在DDR 1和DDR 2逐渐得到普及并成熟运用于某些行业的同时，新的DDR技术也开始出现在电... 2023-06-13 高带宽混合信号示波器DDR验证调试技巧文章技术应用网络通信
基于FPGA的DDR SDRAM的控制器设计 FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA工作原理FPGA采用了逻... 2023-06-13 FPGADDRSDRAM控制器文章单片机
基于FPGA的MIMO视频缓存器的设计与实现 随着高速处理器的不断发展，嵌入式系统应用的领域越来越广泛，高速大容量缓存器被广泛应用于音视频系统中，然而专用的高速大容量缓存芯片价格过于昂贵，传统SDRAM在带宽上已经逐渐无法满足应用要求，特别是对于多路数据多进多出时，两者都无法很好的满足要求，这里提出一种利用双沿随... 2023-06-13 SDRAMDDREQAM文章课设毕设显示类
工程师经验：78的硬件失效罪魁祸首——焊接问题 在真正做硬件调试的时候，工程师往往会考虑很多高深的潜在诱因，但都不愿意去怀疑焊接是否足够可靠，但是往往“最安全的地方，就是最危险的地方”。工程师们会习惯性的认为焊接这样简单的事情不会造成许多貌似复杂的问题，一旦这样的问题发生了，他们也会习惯性的去考虑软... 2023-06-13 硬件失效焊接样板调试DDR文章硬件设计
信号在PCB走线中传输时延(上) 1.引言 信号要能正常工作都必须满足一定的时序要求，随着信号速率升高，数字信号的发展经历了从共同步时钟到源同步时钟以及串行（serdes）信号。在当今的消费类电子，通信服务器等行业，源同步和串行信号占据了很大的比重。串行信号比如常见PCIE，SAS，SATA，QPI，SFP+，XUAI，10GBASE-KR等信号，... 2023-06-13 传输时延有效介电常数串扰DDR奇偶模式文章硬件设计PCB设计
信号在PCB走线中传输时延(下) 3.3 串扰对信号时延的影响。PCB板上线与线的间距很近，走线上的信号可以通过空间耦合到其相邻的一些传输线上去，这个过程就叫串扰。串扰不仅可以影响到受害线上的电压幅值，同时还会影响到受害线上信号的传输时延。如图7串扰拓扑图所示,假设有3根相互耦合的传输线，中间的一根线... 2023-06-13 传输时延有效介电常数串扰DDR奇偶模式文章硬件设计PCB设计
PCB小识——DDR布线规则与过程 第一步，确定拓补结构（仅在多片DDR芯片时有用）首先要确定DDR的拓补结构，一句话，DDR1/2采用星形结构，DDR3采用菊花链结构。拓补结构只影响地址线的走线方式，不影响数据线。以下是示意图。星形拓补就是地址线走到两片DDR中间再向两片DDR分别走线，菊花链就是用地址线把两片DDR“... 2023-06-13 DDR布线规则PCB文章硬件设计PCB设计
差分时钟、DQS与DQM - DDRx的关键技术介绍（上） 在上一篇的问题里面问到了DDRX相对于前一代来说的关键技术突破在哪里，虽然没有人回答得完全正确，但这个也是很正常的，因为通过几句话要想说清楚也确实是不容易的，所以还是通过文章来把这些关键技术再给大家介绍一下。差分时钟技术差分时钟是DDR的一个重要且必要的设计，但大家... 2023-06-13 DDRDDR关键技术文章硬件设计PCB设计
DDR线长匹配与时序 DDR布线在PCB设计中占有举足轻重的地位，设计成功的关键就是要保证系统有充足的时序裕量。要保证系统的时序，线长匹配又是一个重要的环节。我们来回顾一下，DDR布线，线长匹配的基本原则是：地址，控制/命令信号与时钟做等长。数据信号与DQS做等长。为啥要做等长？大家会说是要让同组... 2023-06-13 DDR布线PCB文章硬件设计PCB设计
关于DDR的前世与今生 DDR SDRAM全称为Double Data Rate SDRAM，中文名为“双倍数据率SDRAM”。DDR是在原有的SDRAM的基础上改进而来，严格的说DDR应该叫DDR SDRAM，人们习惯称为DDR。说到这里，很多人可能会问SDRAM、DRAM、SRAM或者RAM、ROM到底是什么鬼，怎么区别的？小编还是来简单普及下关于... 2023-06-13 DDRSDRPCB设计文章硬件设计
