高速电路设计：互连时序模型与布线长度分析

1. 典型高速器件互连时序模型图1给出通用高速器件互连接口简化模型。图中，左侧虚线框表示通信器件双方的主控端。常见的实际情形有：SDRAM控制器、SPI主控制器等。经过适当的演化，基于本模型很容易得到I2C主控端、MII接口的TX组模型、RMII共享时钟模型以及DDR控制信号与地址...

2023-06-13 高速电路设计互连时序模型布线长度分析文章硬件设计PCB设计