PCB主线布线规范—高速线总体规则 1、保证高速线的Hold time和Set time等延时要求，需做调长处理；2、高速线布线需保证阻抗匹配，保证阻抗连续，尽量少打VIA控制在两个以内，同一组线需走在同一层面上，不能跨切割面；3、保证高速线自身的防串扰要求，以及对其它敏感线的干扰要求；4、原则上power和ground都可做参考面，若有... 2023-06-13 PCB主线布线规范高速线文章硬件设计PCB设计
关于高速电路设计的几个热门（困惑）观点 1、关于松耦合还是紧耦合。只要了解高速电路的工程师都知道，差分线有紧耦合和松耦合之分，很多工程师在此都会纠结。一般SI工程师都会说这要看情况，我也会这么讲。但是从很多产品经验来看，对于差分走线，尽可能使用紧耦合会比较好。但是也有例外的情况，如果整个链路的布线有比较... 2023-06-13 高速电路设计高速线布线文章硬件设计PCB设计
PCB高速线总体布线规则 PCB高速线总体布线规则1、保证高速线的Hold time和Set time等延时要求，需做调长处理；2、高速线布线需保证阻抗匹配，保证阻抗连续，尽量少打VIA控制在两个以内，同一组线需走在同一层面上，不能跨切割面；3、保证高速线自身的防串扰要求，以及对其它敏感线的干扰要求；4、原则上power和gr... 2023-06-13 PCB高速线布线规则文章硬件设计PCB设计
